CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页

资源列表

排序选择:

  1. TN_147_Java_D2xx_Android_Source

    119/0人气/下载:
  2. 通过FT4232芯片,android 系统的设备可以外扩串口-Through FT4232 chip, outside the android devices can enlarge a serial port
  3. 所属分类:Embeded Linux

    • 发布日期:2016-12-10
    • 文件大小:880640
    • 提供者:xubinglin
  1. ArcGIS_Server_Cache_Services

    106/0人气/下载:
  2. 设计和使用ArcGIS_Server_Cache_Services.pdf,先尝尝鲜!-Design and use ArcGIS_Server_Cache_Services.pdf, first try fresh!
  3. 所属分类:software engineering

    • 发布日期:2016-12-10
    • 文件大小:2193408
    • 提供者:sinna
  1. cmail

    113/0人气/下载:
  2. 在ubuntu 终端输入“ ./可执行文件 mail.sohu.com” 可向搜狐邮箱取邮件-In ubuntu terminal input. " / Executable file mail.sohu.com" can take the message to the mailbox Sohu
  3. 所属分类:Communication

    • 发布日期:2016-12-10
    • 文件大小:1024
    • 提供者:王园
  1. labfiles.tar

    104/0人气/下载:
  2. A direct mapping cache memory with write back policy written in verilog.
  3. 所属分类:Other systems

    • 发布日期:2016-12-10
    • 文件大小:1679360
    • 提供者:gnuhcyee
  1. proc_pipe

    108/0人气/下载:
  2. A 5 stage pipeline CPU written in verilog codes
  3. 所属分类:Other systems

    • 发布日期:2016-12-10
    • 文件大小:35840
    • 提供者:gnuhcyee
  1. netaddressd

    89/0人气/下载:
  2. 计算网络地址 计算子网掩码地址 计算 各种子网的地址-Computing network address The subnet mask address calculation In calculating the subnet address
  3. 所属分类:Data structs

    • 发布日期:2016-12-10
    • 文件大小:564224
    • 提供者:wa
  1. Example4

    91/0人气/下载:
  2. 一款基于FPGA的数码显示译码器的小程序,定义动态扫描时钟信号,定义四位输入信号,检测时钟上升沿,计数器dount累加。-An FPGA-based digital display decoder small program, define dynamic scan clock signal, the definition of four input signals, detects the rising edge of the clock, the counter dount accumula
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-12-10
    • 文件大小:1256448
    • 提供者:卢进
  1. Example5

    101/0人气/下载:
  2. 一款基于FPGA的数控分频器的小程序,定义时钟信号,输入控制的数据,分频输出,波形观测输出。-An FPGA-based applet NC divider, the definition of the clock signal, the input control data, frequency output, the output waveform observation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-12-10
    • 文件大小:155648
    • 提供者:卢进
  1. Example7

    103/0人气/下载:
  2. 一个基于FPGA的步长可变加减计数器的小程序,时钟输入,增、减控制信号,转换结果。-An FPGA-based variable step-down counter applet, a clock input, add, subtract control signal, the conversion result.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-12-10
    • 文件大小:188416
    • 提供者:卢进
  1. GETWEButf-8

    102/0人气/下载:
  2. MFC获取网页的utf-8中文源码 适用于VS2013 可以查看源码,同样适用于VS2008-i Can t speak english...
  3. 所属分类:WinSock-NDIS

    • 发布日期:2016-12-10
    • 文件大小:143360
    • 提供者:wlfzsd
  1. PARTICLE-FILTER-ISSUES

    108/0人气/下载:
  2. 针对基于贝叶斯原理的序贯蒙特卡罗粒子滤波器出现退化现象的原因, 以无敏粒子滤波(U PF)、辅助粒子滤波 (A S IR) 及采样重要再采样(S IR) 等改进的粒子滤波算法为例, 对消除该缺陷的关键技术(优化重要密度函数及再采样) 进行了 分析研究。说明通过提高重要密度函数的似然度、引进当前测量值、预增和复制大权值粒子等方式, 可以有效改善算法性能。 最后通过对一无源探测定位问题进行仿真, 验证了运用该关键技术后, 算法的收敛精度和鲁棒性得到进一步增强。- Abstract:W e
  3. 所属分类:AI-NN-PR

    • 发布日期:2016-12-10
    • 文件大小:297984
    • 提供者:Haiser
  1. neg6

    89/0人气/下载:
  2. qwertyuiopdfghjkl zxcv bnm,
  3. 所属分类:Multi Monitor

    • 发布日期:2016-12-10
    • 文件大小:13807616
    • 提供者:mahdieh
搜珍网 www.dssz.com
点击这里给我发消息