CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载

资源列表

排序选择:

« 1 2 ... .22 .23 .24 .25 .26 5427.28 .29 .30 .31 .32 ... 235843 »
  1. dBm2Vrms

    0下载:
  2. 用VB编写的dBm到Vrms(有效值)的相互转换程序-VBdBmVrms
  3. 所属分类:数学计算/工程计算

    • 发布日期:2008-10-13
    • 文件大小:8001
    • 提供者:黄阳
  1. Telnet服务器源代码

    0下载:
  2. Telnet服务器源代码~~~ ~`-Telnet server source code
  3. 所属分类:Internet/网络编程

    • 发布日期:2008-10-13
    • 文件大小:25040
    • 提供者:liuming
  1. 一个简单的端口扫描程序

    0下载:
  2. 一个简单的端口扫描程序题-a simple port scanning procedures that
  3. 所属分类:系统编程

    • 发布日期:2008-10-13
    • 文件大小:31902
    • 提供者:liuming
  1. USB_372_test(VB)

    0下载:
  2. 控制USB通信芯片ch372(VB端的程序)-control USB communications chips ch372 (VB side of the procedure)
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:16940
    • 提供者:黄阳
  1. USB_CH372_TEST(by80c2051)

    0下载:
  2. 用89c2051控制USB通信芯片ch372-89c2051 control with USB communications chips ch372
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:6332
    • 提供者:黄阳
  1. WinCE.NETfffSamples

    0下载:
  2. 《Windows CE .NET嵌入式工业用控制器及自动控制系统设计》的源代码-"Windows CE.NET embedded controllers and industrial control system design, "the source
  3. 所属分类:Windows CE

    • 发布日期:2008-10-13
    • 文件大小:1002804
    • 提供者:嘿嘿嘿嘿
  1. parity2258

    0下载:
  2. 奇偶校验码的VERILOG源码,为MODELSIM下的一个工程。有测试文件。-parity VERILOG source code for MODELSIM of a project. A test document.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:25369
    • 提供者:刘仪
  1. crc3321

    0下载:
  2. CRC循环校验码的VERILOG源文件,在MODELSIM下的一个工程。-Cyclic Check Code VERILOG source, the MODELSIM of a project.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:27177
    • 提供者:刘仪
  1. dll11254

    1下载:
  2. 数字琐相环DPLL的VERLOG代码,MODELSIM下的工程,有测试文件-digital phase-locked loop DPLL VERLOG code MODELSIM under the projects, a test document
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:19261
    • 提供者:刘仪
  1. QPSK2154

    1下载:
  2. QPSK的VERLOG源码,在MODELSIM下的一个工程,有测试向量。-QPSK VERLOG source of the MODELSIM of a project, test vector.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:23849
    • 提供者:刘仪
  1. hamin0132

    0下载:
  2. 汉明码的编结码模块,用verilog写成,为Modelsim下的一个工程。-series guitar code modules, using Verilog languages, as Modelsim of a project.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:31839
    • 提供者:刘仪
  1. frame_sync

    0下载:
  2. 帧同步模块的Veriolog源码。 在ModelSim下的一个工程。有测试文件。-frame synchronization module Veriolog source. The ModelSim of a project. A test document.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:24626
    • 提供者:刘仪
« 1 2 ... .22 .23 .24 .25 .26 5427.28 .29 .30 .31 .32 ... 235843 »
搜珍网 www.dssz.com