文件名称:Verilog.rar
-
所属分类:
- 标签属性:
- 上传时间:2012-09-04
-
文件大小:5.43mb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
《设计与验证VerilogHDL》源码实例 和 Verilog规范,not~
(系统自动生成,下载前可以参看下载内容)
下载文件列表
《设计与验证VerilogHDL》源码实例 和 Verilog规范/IEEE_Std1364-1995_Verilog.pdf
《设计与验证VerilogHDL》源码实例 和 Verilog规范/IEEE standard Verilog HDL1364-2001.pdf
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_RHS_Delay/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_RHS_Delay/tb.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_RHS_Delay/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_LHS_Delay/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_LHS_Delay/tb.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_LHS_Delay/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_RHS_Delay/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_RHS_Delay/tb.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_RHS_Delay/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_LHS_Delay/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_LHS_Delay/tb.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_LHS_Delay/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-1/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-1/sim/INV_DFF.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-1/sim/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/altera_mf.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/harness.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/MPI.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/NorTestBench.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/Read_In_File.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/Sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/SPRAM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/STM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/testcase.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/uP_BFM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/altera_mf.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/harness.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/MPI.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/NorTestBench.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/Read_In_File.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/SPRAM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/STM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/testcase.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/uP_BFM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/altera_mf.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/MPI.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/NorTestBench.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/Read_In_File.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/SPRAM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/STM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/Testbench_readme.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/altera_mf.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/MPI.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/NorTestBench.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/SPRAM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/STM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/Testbench_readme.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/state2_default.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/state_default.prd
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/state_default.prj
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/AutoConstraint_state2_default.sdc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/CS.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/fsmviewer.fsm
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/generic.fse
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/generic.srd
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.edn
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.fse
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.prf
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.srm
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.srr
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.srs
《设计与验
《设计与验证VerilogHDL》源码实例 和 Verilog规范/IEEE standard Verilog HDL1364-2001.pdf
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_RHS_Delay/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_RHS_Delay/tb.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_RHS_Delay/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_LHS_Delay/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_LHS_Delay/tb.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/NonBlocking_LHS_Delay/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_RHS_Delay/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_RHS_Delay/tb.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_RHS_Delay/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_LHS_Delay/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_LHS_Delay/tb.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-2/Blocking_LHS_Delay/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-1/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-1/sim/INV_DFF.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-8-1/sim/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/altera_mf.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/harness.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/MPI.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/NorTestBench.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/Read_In_File.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/Sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/SPRAM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/STM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/testcase.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/uP_BFM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-4/Proj/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/altera_mf.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/harness.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/MPI.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/NorTestBench.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/Read_In_File.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/SPRAM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/STM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/testcase.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/uP_BFM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-3/Proj/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/altera_mf.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/MPI.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/NorTestBench.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/Read_In_File.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/SPRAM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/STM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/Testbench_readme.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-2/Proj/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/altera_mf.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/MPI.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/NorTestBench.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/sim.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/SPRAM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/STM.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/Testbench_readme.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-7-1/Proj/wave.do
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/示例说明.doc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/state2_default.v
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/state_default.prd
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/state_default.prj
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/AutoConstraint_state2_default.sdc
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/CS.txt
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/fsmviewer.fsm
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/generic.fse
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/generic.srd
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.edn
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.fse
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.prf
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.srm
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.srr
《设计与验证VerilogHDL》源码实例 和 Verilog规范/Example-6-1/FSM/state_default/rev_2/state2_default.srs
《设计与验
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.