文件名称:adder8b.rar
-
所属分类:
- 标签属性:
- 上传时间:2012-09-04
-
文件大小:185.39kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
用VHDL设计一个八位并行加法器,该八位并行加法器是有两个四位二进制并行加法器通过级联而成,先设计两个四位二进制并行加法器分别表示八位数中的低四位和高四位以及其加法(含进位),再将两个四位并行加法器级联成一个八位并行加法器。这种方法原理简单,资源利用率和进位速度方面都比较好。,VHDL language
(系统自动生成,下载前可以参看下载内容)
下载文件列表
计算机组成原理课程设计200614404赵利祥(最终版)/计算机组成原理课程设计报告书.doc
计算机组成原理课程设计200614404赵利祥(最终版)/adder8b.txt
计算机组成原理课程设计200614404赵利祥(最终版)
计算机组成原理课程设计200614404赵利祥(最终版)/adder8b.txt
计算机组成原理课程设计200614404赵利祥(最终版)
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.