CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:verilog1

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2012-09-04
  • 文件大小：
    139.79kb
  • 已下载：
    0次
  • 提 供 者：
    广***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

用verilog语言编写的6分频分频计数器。分频后用来控制蜂鸣器响，也可以修改代码做成更高分频的计数器。压缩包内也包含此分频器的modelsim仿真文件-Verilog language with 6 frequency divider counter. Frequency and used to control the buzzer sound, you can modify the code to make a higher frequency counter. Compressed package also contains this file divider modelsim simulation
(系统自动生成,下载前可以参看下载内容)

下载文件列表

1----分频/
1----分频/####分频#####/
1----分频/db/
1----分频/db/fp_verilog.(0).cnf.cdb
1----分频/db/fp_verilog.(0).cnf.hdb
1----分频/db/fp_verilog.asm.qmsg
1----分频/db/fp_verilog.cbx.xml
1----分频/db/fp_verilog.cmp.cdb
1----分频/db/fp_verilog.cmp.hdb
1----分频/db/fp_verilog.cmp.logdb
1----分频/db/fp_verilog.cmp.rdb
1----分频/db/fp_verilog.db_info
1----分频/db/fp_verilog.eco.cdb
1----分频/db/fp_verilog.eda.qmsg
1----分频/db/fp_verilog.fit.qmsg
1----分频/db/fp_verilog.hier_info
1----分频/db/fp_verilog.hif
1----分频/db/fp_verilog.map.cdb
1----分频/db/fp_verilog.map.hdb
1----分频/db/fp_verilog.map.logdb
1----分频/db/fp_verilog.map.qmsg
1----分频/db/fp_verilog.pre_map.cdb
1----分频/db/fp_verilog.pre_map.hdb
1----分频/db/fp_verilog.rpp.qmsg
1----分频/db/fp_verilog.rtlv.hdb
1----分频/db/fp_verilog.rtlv_sg.cdb
1----分频/db/fp_verilog.rtlv_sg_swap.cdb
1----分频/db/fp_verilog.sgate.rvd
1----分频/db/fp_verilog.sgate_sm.rvd
1----分频/db/fp_verilog.sgdiff.cdb
1----分频/db/fp_verilog.sgdiff.hdb
1----分频/db/fp_verilog.signalprobe.cdb
1----分频/db/fp_verilog.sld_design_entry.sci
1----分频/db/fp_verilog.sld_design_entry_dsc.sci
1----分频/db/fp_verilog.syn_hier_info
1----分频/db/fp_verilog.tan.qmsg
1----分频/db/fp_verilog.tis_db_list.ddb
1----分频/db/prev_cmp_fp_verilog.asm.qmsg
1----分频/db/prev_cmp_fp_verilog.eda.qmsg
1----分频/db/prev_cmp_fp_verilog.fit.qmsg
1----分频/db/prev_cmp_fp_verilog.map.qmsg
1----分频/db/prev_cmp_fp_verilog.qmsg
1----分频/db/prev_cmp_fp_verilog.tan.qmsg
1----分频/fp_verilog.asm.rpt
1----分频/fp_verilog.done
1----分频/fp_verilog.eda.rpt
1----分频/fp_verilog.fit.rpt
1----分频/fp_verilog.fit.smsg
1----分频/fp_verilog.fit.summary
1----分频/fp_verilog.flow.rpt
1----分频/fp_verilog.map.rpt
1----分频/fp_verilog.map.summary
1----分频/fp_verilog.pin
1----分频/fp_verilog.pof
1----分频/fp_verilog.qpf
1----分频/fp_verilog.qsf
1----分频/fp_verilog.qws
1----分频/fp_verilog.tan.rpt
1----分频/fp_verilog.tan.summary
1----分频/fp_verilog.v
1----分频/fp_verilog.v.bak
1----分频/fp_verilog_nativelink_simulation.rpt
1----分频/simulation/
1----分频/simulation/modelsim/
1----分频/simulation/modelsim/fp_verilog.sft
1----分频/simulation/modelsim/fp_verilog.vo
1----分频/simulation/modelsim/fp_verilog.vt
1----分频/simulation/modelsim/fp_verilog.vt.bak
1----分频/simulation/modelsim/fp_verilog_modelsim.xrf
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak1
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak10
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak11
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak2
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak3
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak4
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak5
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak6
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak7
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak8
1----分频/simulation/modelsim/fp_verilog_run_msim_rtl_verilog.do.bak9
1----分频/simulation/modelsim/fp_verilog_v.sdo
1----分频/simulation/modelsim/modelsim.ini
1----分频/simulation/modelsim/msim_transcript
1----分频/simulation/modelsim/rtl_work/
1----分频/simulation/modelsim/rtl_work/fp_verilog/
1----分频/simulation/modelsim/rtl_work/fp_verilog/verilog.psm
1----分频/simulation/modelsim/rtl_work/fp_verilog/_primary.dat
1----分频/simulation/modelsim/rtl_work/fp_verilog/_primary.vhd
1----分频/simulation/modelsim/rtl_work/fp_verilog_vlg_tst/
1----分频/simulation/modelsim/rtl_work/fp_verilog_vlg_tst/verilog.psm
1----分频/simulation/modelsim/rtl_work/fp_verilog_vlg_tst/_primary.dat
1----分频/simulation/modelsim/rtl_work/fp_verilog_vlg_tst/_primary.vhd
1----分频/simulation/modelsim/rtl_work/_info
1----分频/simulation/modelsim/vsim.wlf

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com