CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:xilinx_fpga

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [Matlab] [源码]
  • 上传时间：
    2012-10-14
  • 文件大小：
    2.46mb
  • 已下载：
    0次
  • 提 供 者：
    zhuji*****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

赛林思fpga开发实例包括verilog语言和vhdl语言-The Sailin Si fpga development Examples include the verilog language and vhdl language
(系统自动生成,下载前可以参看下载内容)

下载文件列表

xilinx_fpga/FPGA逻辑设计实验/lab2/arwz_pace.dhp
xilinx_fpga/FPGA逻辑设计实验/lab2/arwz_pace.ise
xilinx_fpga/FPGA逻辑设计实验/lab2/arwz_pace.ise.old
xilinx_fpga/FPGA逻辑设计实验/lab2/arwz_pace.ise_8.1i_backup
xilinx_fpga/FPGA逻辑设计实验/lab2/arwz_pace.ise_ISE_Backup
xilinx_fpga/FPGA逻辑设计实验/lab2/bbfifo_16x8.vhd
xilinx_fpga/FPGA逻辑设计实验/lab2/kcpsm3.vhd
xilinx_fpga/FPGA逻辑设计实验/lab2/kcuart_rx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab2/kcuart_tx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab2/uart_clock.vhd
xilinx_fpga/FPGA逻辑设计实验/lab2/uart_clock_summary.html
xilinx_fpga/FPGA逻辑设计实验/lab2/uart_rx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab2/uart_tx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab2/UCLOCK.VHD
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/assemble.bat
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/CONSTANT.TXT
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/KCPSM3.EXE
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/LABELS.TXT
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PASS1.DAT
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PASS2.DAT
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PASS3.DAT
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PASS4.DAT
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PASS5.DAT
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PROGRAM.COE
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PROGRAM.DEC
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PROGRAM.FMT
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PROGRAM.HEX
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PROGRAM.LOG
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PROGRAM.M
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/program.psm
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PROGRAM.V
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/PROGRAM.VHD
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/ROM_form.coe
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/ROM_form.v
xilinx_fpga/FPGA逻辑设计实验/lab3/Assembler/ROM_form.vhd
xilinx_fpga/FPGA逻辑设计实验/lab3/loopback.vhd
xilinx_fpga/FPGA逻辑设计实验/lab3/testbench.vhd
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/bbfifo_16x8.vhd
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/isim.hdlsourcefiles
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/isim.log
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/isim.tmp_save/_1
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/isimwavedata.xwv
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/kcpsm3.vhd
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/kcuart_rx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/kcuart_tx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/loopback.vhd
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/loopback_summary.html
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/my_dcm.xaw
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/Project.dhp
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/time_const.dhp
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/time_const.ise
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/time_const.ise.old
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/time_const.ise_8.1i_backup
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/time_const.ise_ISE_Backup
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/uart_rx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/uart_tx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/_xmsgs/fuse.xmsgs
xilinx_fpga/FPGA逻辑设计实验/lab3/time_const/_xmsgs/vhpcomp.xmsgs
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/CONSTANT.TXT
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/KCPSM3.EXE
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/LABELS.TXT
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PASS1.DAT
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PASS2.DAT
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PASS3.DAT
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PASS4.DAT
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PASS5.DAT
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PROGRAM.COE
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PROGRAM.DEC
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PROGRAM.FMT
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PROGRAM.HEX
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PROGRAM.LOG
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PROGRAM.M
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/program.psm
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PROGRAM.V
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/PROGRAM.VHD
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/ROM_form.coe
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/ROM_form.v
xilinx_fpga/FPGA逻辑设计实验/lab4/Assembler/ROM_form.vhd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/bbfifo_16x8.vhd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/kcpsm3.vhd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/kcuart_rx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/kcuart_tx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/loopback.ucf
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/loopback.ut
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/loopback.vhd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/loopback_prev_built.ngd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/loopback_summary.html
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/my_dcm.xaw
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/synth_lab.ise
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/synth_lab.ise_ISE_Backup
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/synth_lab.ntrc_log
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/testbench.vhd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/uart_rx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/uart_tx.vhd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/_impact.cmd
xilinx_fpga/FPGA逻辑设计实验/lab4/synth_lab/_impact.log
xilinx_fpga/FPGA逻辑设计实验/lab5/Assembler/CONSTANT.TXT
xilinx_fpga/FPGA逻辑设计实验/lab5/Assembler/KCPSM3.EXE
xilinx_fpga/FPGA逻辑设计实验/lab5/Assembler/LABELS.TXT
xilinx_fpga/FPGA逻辑设计实验/lab5/Assembler/PASS1.DAT
xilinx_fpga/FPGA逻辑设计实验/lab5/Assembler/PASS2.DAT
xilinx_fpga/FPGA逻辑设计实验/lab5/Assembler

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com