CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:LVDS_Serdes_list_FPGA1

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    13.67mb
  • 已下载：
    2次
  • 提 供 者：
    linpi******
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

FPGA之间的LVDS传输，采用serdes接口，传输速率达到400m-LVDS transmission between the FPGA using serdes interface, transfer rate up to 400m
相关搜索： lvds fpga serdes VH FPGA LVDS FPGA 接口 serdes vh fpga lvds VH lvds FPGA pudn m-lvds fp lvds vhdl

(系统自动生成,下载前可以参看下载内容)

下载文件列表

LVDS_Serdes_list_FPGA1/bit_align_machine.bgn
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.bld
LVDS_Serdes_list_FPGA1/bit_align_machine.drc
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.ncd
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.ngd
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.pad
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.par
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.pcf
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.ptwx
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.twr
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.twx
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.unroutes
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.ut
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.v
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.vhd
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.vhd.bak
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE.xpi
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_guide.ncd
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_map.map
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_map.mrp
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_map.ncd
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_map.ngm
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_map.xrpt
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_ngdbuild.xrpt
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_pad.csv
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_pad.txt
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_par.xrpt
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_prev_built.ngd
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_summary.html
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_summary.xml
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_usage.xml
LVDS_Serdes_list_FPGA1/BIT_ALIGN_MACHINE_xst.xrpt
LVDS_Serdes_list_FPGA1/bypass_bram.v
LVDS_Serdes_list_FPGA1/count_to_128.vhd
LVDS_Serdes_list_FPGA1/count_to_16x.vhd
LVDS_Serdes_list_FPGA1/COUNT_TO_64.vhd
LVDS_Serdes_list_FPGA1/CS.cdc
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.bld
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.ncd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.ngc
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.ngd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.ngr
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.pad
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.par
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.pcf
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.ptwx
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.twr
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.twx
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.udo
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.unroutes
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.v3
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.vhd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.vhd.bak
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX.xpi
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX2.vhd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_fpga_editor.out
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_guide.ncd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_map.map
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_map.mrp
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_map.ncd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_map.ngm
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_map.xrpt
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_ngdbuild.xrpt
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_pad.csv
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_pad.txt
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_par.xrpt
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_prev_built.ngd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_summary.html
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_summary.xml
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_usage.xml
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_wave.fdo
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_RX_xst.xrpt
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.bld
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.ncd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.ngc
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.ngd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.ngr
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.pad
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.par
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.pcf
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.ptwx
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.twr
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.twx
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.ucf
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.unroutes
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.ut
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.v
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.vhd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX.xpi
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_fpga_editor.out
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_guide.ncd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_map.map
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_map.mrp
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_map.ncd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_map.ngm
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_map.xrpt
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_ngdbuild.xrpt
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_pad.csv
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_pad.txt
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_par.xrpt
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_prev_built.ngd
LVDS_Serdes_list_FPGA1/DDR_6TO1_16CHAN_RT_TX_summary.html
LVDS_Serdes_

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com