搜索资源列表
20050425_a_ordermake
- 一个西门子变频器控制代码的生成程序，主要用于DSP控制，除了调试用的iostream.h头文件，没有其他任何头文件，可以方面的运用与各种DSP，也可以移植到windows和linux下。 -a Siemens inverter control code generation process, mainly for the DSP control, in addition to commissioning the first iostream.h documents, no other fil
CIC_filter
- 抽取:(接收端) 中频信号IF 20M(采样率是50M) 下变频信号 MIX_O 1M(50M) 采用CIC滤波器进行降采样率。 插值:(发送端) 基带信号上变频到1M，采样率是2.5M，采用CIC滤波器进行升采样率处理。 注释：升采样率或者降采样率不会改变原始信号的中心频率，但是频谱分布会发生改变。-Extraction: (receiver) IF signal 20M (sampling rate is 50M) down-conversion signal M
DDC
- 雷达系统中数字下变频DDC算法的MATLAB实现方法-Radar system DDC DDC algorithm MATLAB implementation
Downsimple
- 对降采样原理的验证程序，验证降采样后的原频信号的频率变化(To verify the principle of the descending sampling principle, the frequency change of the original frequency signal after the sampling is verified .)
变频
- 在matlab环境下对于三相异步电动机进行的的变频调速仿真(Frequency conversion speed regulation simulation of three phase asynchronous motor)
18.基于2.4GHz的数字基带系统设计与实现
- 首先设计了 2.4GHz 数字基带系统的架构，该架构包括模拟前端、数字 基带、寄存器、协议处理和 I/O 等模块，其中，数字基带模块由发送子系统和接收 子系统构成。基于该架构，使用 Verilog HDL （hardware descr iption language，硬件 描述语言）设计了数字基带发送子系统，该发送子系统由 PPDU、symbol-to-chip、 chip-to-precode、 CRC 和白化五个模块组成，采用 symbol-to-chip 和 chip-to-pr
18.基于2.4GHz的数字基带系统设计与实现.pdf
- 数字基带接收子系统包含下变频、低通滤波、微分解调、包检测、帧同步和帧解析六个模块。(The reception subsystem included down-conversion, low-pass filtering, differential demodulation, packet detection, frame synchronization and frame analysis.)
cic10_sec5
- 抽取因子可调，四级梳状滤波器，在数字下变频中会使用到(The decimation factor is adjustable, and the four stage comb filter is used in digital down conversion)
DDC中的抽取滤波器设计及FPGA实现
- 本文对下变频模块中抽取滤波进行了详细的分析，并详细阐述了其FPGA的实现过程和方法(In this paper, the decimation filtering in the down conversion module is analyzed in detail, and the realization process and method of FPGA are discussed in detail)
混频器测试
- R&S仪器介绍及接收机下变频中混频器的测试方法(Introduction of R&S instrument and testing method of receiver down conversion mixe)
d974d4330bf7
- 这是一个非常完整的qpsk调制解调用fpga实现的工程，在工程中已经能够正常使用，使用的quartus ii 开发，使用Verilog语言，文件中还包含了各种滤波器的系数文件，还有matlab仿真文件，整个工程包含从串并变换，相位映射，到成型滤波，中通滤波，cic滤波，调制，再到解调过成的下变频，匹配滤波，载波提取，位定时，判决，整个完整的过程(This is a very complete QPSK modulation and demodulation using FPGA implemen
oo
- 利用xilinx公司开发的vivado平台，实现下变频功能(We use the vivado platform developed by Xilinx to realize the down conversion function.)
one_1bit
- 利用xilinx公司开发的vivado平台，实现调用1bitpwm信号实现下变频的功能(Using the vivado platform developed by Xilinx, we can realize the function of calling down the 1bitpwm signal to realize the down conversion.)
IQ
- 以前做的matlab仿真程序，数字下变频，正交分解，得到iq两路数据(Digital down conversion orthogonal decomposition)
ddc
- 下变频采样、本振和滤波三个过程涉及到的详细代码与注释(Detailed code and notes for down conversion sampling, local oscillator and filtering)
源码
- 变频器源代码可以好好看下 是ARM STM32 的(Frequency converter source code)
down_up_dds
- 在Vivado下完成AD输入到下变频的功能，频率可配置，通用化设计。(The function of AD input to down conversion is completed under Vivado, and the frequency is configurable and universal design.)
BPSK
- 先用Matlab理论仿真，得出滤波器系数。再用Verilog语言在ISE环境下编写程序，通过Modelsim和ChipScope进行波形仿真和引号抓取，从而提高调试的效率。通过手机发送指令来控制上下变频器的参数。(Firstly, the filter coefficients are obtained by simulation with the theory of matlab. Then the program is written in Verilog language under IS
MPSK
- matlab仿真MPSK代码文件，保证能运行，包含awgn信号和低通滤波，上变频下变频。(Matlab simulation MPSK code file to ensure that it can run, including AWGN signal and low-pass filter, up conversion and down conversion.)
Lpfilter_20190503
- 环路滤波器是通信信号调制解调中最重要的一个部分，环路滤波器设计的好坏将直接影响到接收机的性能指标，二阶锁频辅助三阶锁相环路滤波器可以稳定跟踪具有加加速度的信号源，是现代通信中非常实用的技术，本文中详细编写了单载波信号产生模块、信道噪声模块、数字正交下变频模块、鉴频鉴相模块、环路滤波器模块，并包含了完整的testbench模块，对于初学者非常有用。(Loop filter is the most important part of communication signal modulation a