搜索资源列表
单片机实验三
- P1.7～P1.0接发光二极管L8～L1，要求利用单片机内部定时器1，按方式1工作，每0.01秒T1溢出中断一次。要求编写程序模拟时序控制装置。开机第1秒钟L1、L3亮，第2秒钟L2、L4亮，第3秒钟L5、L7亮，第4秒钟L6、L8亮，第5秒钟L1、L3、L5、L7亮，第6秒钟L2、L4、L6、L8亮，第7秒钟8个发光二极管全亮，……一直循环下去。fosc=11.0592MHz-P1.7 - P1.0 then LED L1 to L8, by using a timer internal mi
UART 通讯控制
- UART通讯控制代码，非常简单易用，时序准确，调用很方便。
FPGA
- 结合FPGA和以太网传输的特点，设计了一套数据采集系统，应用FPGA的内部逻辑实现对ADC、SDRAM、网卡控制芯片DM9000的时序控制，以FPGA作为采集系统的核心，通过ADC，将采集到的数据存储到SDRAM中，以FIFO方式从SDRAM中读出数据，并将数据结果通过以太网接口传输到计算机-Combination of FPGA and Ethernet features, designed a data acquisition system, application FPGA' s i
FPGA_SDRAM_PCI
- 一个基于FPGA的PCI数据采集程序，包括SDRAM控制，PCI9054时序控制，开发语言verilog，开发环境quartus-FPGA-based PCI data acquisition procedures, including SDRAM control, PCI9054 timing control, the development of language verilog, development environment quartusII
Mac_Phy_IF
- 物理层和MAC层的接口控制文件，主要管理两层之间的时序控制-Physical layer and MAC layer interface control documents, the main management of the timing between two-tier control
rs232
- 用verilog实现的RS232时序控制，完整可以使用的-RS232 verilog implementation with timing control, you can use the full
F340_i2c
- c8051f340的IIC应用程序，包括底层初始化，端口输出控制，时序控制等源程序-c8051f340 the IIC applications, including low-level initialization, the port output control, timing control source
lcd1602
- 通过FPGA实现对1602液晶的控制，注释详细，适合初学者练习使用状态机进行时序控制-1602 through the FPGA to realize the liquid crystal control, annotation detail, suitable for beginners to practice using the state machine for timing control
IIRfilterFPGA
- 介绍了IIR 滤波器的FPGA 实现方法,给出了 IIR 数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA 器件实现了IIR 数字滤波。-Introduction of the IIR filter FPGA implementation method of IIR digital filter timing control, delay, multiplication and accumulation complement the four modules
DoubleDort_RAM
- 双口RAM控制时序仿真 双口RAM控制时序仿真 -Control of dual-port RAM dual-port RAM timing simulation control timing simulation to control dual-port RAM Timing Simulation
74hc165
- 51单片机,仿真,74hc165 时序控制,并入传出芯片,本人自编,绝无仅有,指针调用.-51 SCM, simulation, 74hc165 timing control, came into the chip, I wrote, unique, pointer calls.
video_process_base_on_DSPandFPGA
- 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
vga
- 硬件言语编写VGA时序控制，可用FPGA下载检测-vga
vga
- 有关vga的时序控制信息与硬件描述语言的实现的方法-Vga to control the timing of the information with the hardware descr iption language implementation of the method
CPLD
- CPLD初始化程序,用于DSP5416与SAA7111A的时序控制初始化.-CPLD initialization procedure for the DSP5416 and the timing control SAA7111A initialization.
control
- Turbo码编码器时序控制模块，能够对于RAM，ROM读写以及编码器其他功能模块的使能进行控制-Turbo code encoder timing control module, to the RAM, ROM reader and encoder modules, other functions can be controlled so that
Interrupte
- 由8031内部定时器1，按方式1工作，即作为16位定时器使用 每0.05秒钟T1溢出中断一次。P1口的P1.0-P1.7分别接八个发 光二极管。要求编写程序模拟一时序控制装置。开机后第一 秒钟L1，L3亮，第二秒钟L2，L4亮，第三秒钟L5，L7亮，第四 秒钟L6，L8亮，第五秒L1，L3，L5，L7亮，第六秒钟L2，L4， L6，L8亮，第七秒钟八个二极管全亮，第八秒钟全灭，以后又 从头开始，L1，L3亮，然后L2，L4亮......一直循环下去。-Internal
ad9826
- ADC8926 控制部分代码，内涵时序波形，和作业相关要求。-ADC8926 control part of the code
LHCD1
- 实现电源系统控制，达到时序控制，涉及模数，数模转换-power supply control
sp
- 这是VB编程RS232串口（COM口）控制的D/A(数模转换)转换板的上位机演示程序。通过电脑串口（或其他具有串口的单片机、PLC、DSP）发个简单的可视ASCII指令，便可以方便地控制8个数模转换通道输出设定的电压值。比如,电脑串口输出字符串"C2V2660"到本控制板,则控制板将控制2号通道输出2.66V电压；电脑串口输出字符串"C6V3060"到本控制板,则控制板将控制6号通道输出3.06V电压.指令非常简单，完全不需了解复杂的硬件及时序控制。-This is a VB programmi