搜索资源列表
12864LCDLOCKER
- 该汉字密码锁，具有日历，星期，时间，温度显示功能，掉电记忆。 密码锁的功能具备，6位数字密码输入正确开锁，修改密码，后门查看当前密码，三次输入错误报警，密码保存。 主要元件52，2402存储密码，时钟芯片1302，温度传感器18b20，矩阵键盘4*4，程序主要有，2402读写程序，键盘扫描，密码判断，时间，温度程序，这些就不说了，程序有注释的，大家可以看看，都不难，仔细看看就明白了。 -Locks the characters, with calendar, week,
locker_with_LCD_and_clock
- 本程序用到4x4按键中断扫描法，用lcd显示，开机时候显示一个数字钟（时间不可设，稍后加入该功能），钟正常走 如果按下开锁键，进入以请输入密码界面，输入密码，如果密码正确，显示欢迎使用，密码错误蜂鸣器报警 且LCD显示密码错误，请重新输入。 注：数字时钟用的是DS1302实现，由于本人也才学单片机一个多月，所以注释非常详细，初学者很容易看懂。-This procedure used key interrupt scanning 4x4, with lcd display, bo
PLL
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF-Digital phase-locked loop PLL is the design source code, which, Fi is the input frequency (receive data), Fo (Q5) is
12864LCDds1302ds18b20
- 程序名称： 时间 温度控制系统（128*64LCD+ds1302+ds18b20） 主要功能： 温度计 时钟 闹铃 密码锁 篮球器 计算器 温度控制 键盘锁 系统设置等。 主要说明： 程序全部定义在一个C文件中。-Name: time temperature control system (128* 64LCD+ ds1302+ ds18b20) main functions: alarm clock thermometer basketball locks cal
PARALLELtoSERIAL
- 功能描述：将并行的48个位，转换成串行输出的数据 实现原理：输出数据要在输出时钟的上升沿锁存-Functional Descr iption: The 48-bit parallel, serial output into the realization of the principle of data: output data to output clock rising edge latches
course
- 简单微型计算机设计 设计一个8088系统，要求接成最大模式。地址锁存器选用74LS373，数据总线收发器用选用74LS245，时钟发生器选用8284，中断控制器选用8259A，总线控制器选用8288。 -Design a simple micro-computer. Design 1. 8088 to design a system, then into the most requested model. Address latch selection 74LS373, selectio
time_temperature_control_system
- 程序名称：时间 温度控制系统（128*64LCD+ds1302+ds18b20） 主要功能：温度计 时钟 闹铃 密码锁 篮球器 计算器 温度控制 键盘锁 系统设置等。 主要说明：程序全部定义在一个C文件中。-Name: time temperature control system (128* 64LCD+ ds1302+ ds18b20) Main functions: alarm clock thermometer basketball locks calculator tem
ADF4360-7(350-1800)
- 介绍了ADF4360-8芯片的功能、内部结构、引脚排列及典型的应用电路及其评估板。ADF4360-8是集成的整数N合成器和压控振荡器（VCO）。芯片内嵌一个基准输入部分、N计数器和R计数器、相位频率检波器（PFD）和充电泵、多路复用器和锁定检波器、输入移位寄存器、控制锁存器、N计数锁存器、R计数锁存器。它可用于产生系统时钟，作为测试设备，用于无线局域网（LAN），作为闭路电视（CATV）设备。ADF4360-8EB1评估板可以让用户评估ADF4360-8频率合成器PLL的性能。 -Intro
display
- 用74HC595驱动两个数码管，属于静态显示, 74HC595是一个三态输出8位移位/锁存器, SCK是时钟输入引脚，接PD6 在SCK的上升沿SER的上的电平信号被读入内部寄存器最底位接PD4 RCK是锁存控制脚，在上升沿内部寄存器的内容被锁存到相应输出脚的锁存器中，接PD5-74HC595 driven by two digital tube, is a static display, 74HC595 is a three-state output 8-bit shift/l
slla120
- 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。-PLL is a feedback circuit, and its role is to make the clock circuit and a phase of external clock synchronization. PLL signal
maikuanceliang
- 能够对输入的脉冲信号用10HZ时钟进行计数，输出计数结果。系统有三个状态：准备测量状态、测量状态、测量完毕状态。在准备测量状态下，测量结果显示为全零，内部计数器不计数，仅当待测脉冲按键SW12被按下时（按下后，输入到FPGA引脚的为低电平）进入测量状态。在测量状态下，只要待测脉冲按键一直按下，则内部计数器一直加计数并同时显示计数结果，这个结果用两个数码管L7，L8指示，从“00”到“FF” （如果计数超出量程即超出“FF”，则需锁存一个溢出信号让溢出指示灯D29亮）。仅当待测脉冲按键松开时进入测
clock
- 由锁相环(PLL)产生所需的2分频与4分频时钟8分频时钟 clk.qpf为可执行主程序 -By the phase-locked loop (PLL) have the necessary 2-and 4-frequency clock frequency of 8 minutes for Executable clk.qpf main clock
c51-drivers
- 工作原理： 上电复位后进入启动工作状态，程序自动将LED数码管上电显示并且清零，等待接收指令状态，当在键盘上输入六位数字的数码时，单片机通过键盘输入口（即定为P1口），将键盘的数据读入处理后，将其对应值通过74LS47传送数据到LED数码管显示，并经74LS138译码控制器译码后以扫描的方式依次逐个连续点亮六个数码管；在此同时单片机还要判断所收到的键盘码是开锁码？如是，则将Ｐ２.0置低电平，此时绿色指示灯亮（或喇叭响），表示给出一个开锁动作的信号，此时程序自动进入时钟显示状态，时钟初始显示为“1
kongzhixitong
- 时间 温度控制系统。 主要功能： 温度计 时钟 闹铃 密码锁 篮球器 计算器 温度控制 键盘锁 系统设置等。-Time temperature control system. Main functions: thermometer clock alarm device lock basketball calculator keypad lock system, temperature control settings.
5229182458_AB
- 程序名称： 时间 温度控制系统（128*64LCD+ds1302+ds18b20） 主要功能： 温度计 时钟 闹铃 密码锁 篮球器 计算器 温度控制 键盘锁 系统设置等。 主要说明： 程序全部定义在一个C文件中。-Program Name: Time temperature control system (128* 64LCD+ ds1302+ ds18b20) main functions: thermometer clock alarm device lock
X28xx_sourcecode
- word文档内有九个例子源程序： 例1、初始化锁相环及外设时钟函数 例2、.cmd格式文件举例 例3、定时器中断应用举例 例4、利用事件管理器输出多种频率的正弦信号输出例程 例5、SPI和DAC TLV 5617接口例程 例6、CAN总线消息发送例程 例7、使用FIFO缓冲发送数据 例8、使用FIFO缓冲接收数据 例9、ADC应用举例 -this word document includes nine examples of source
sanfenpin
- verilog 三分频 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的DLL.来进行时钟的分频，倍频以及相移。-verilog-third of the frequency divider is a FPGA design, very high frequency of use, one of the basic design, although most of the designs in
D
- 用数码管编的时钟程序，采用了数码管的动态显示，没有锁存器-Part of the clock with a digital control program, using the digital control of dynamic display, no latch
FPGA_Design_tip
- FPGA设计技巧，锁存器与寄存器区别，状态机设计，门控时钟等-Improving Performance in Complex Programmable Logic Devices (CPLDs) with the FPGA Express Software
VHDL(sin)
- 基于ROM的正弦波发生器的设计 一．实验目的 1. 学习VHDL的综合设计应用 2. 学习基于ROM的正弦波发生器的设计 二．实验内容 设计基于ROM的正弦波发生器，对其编译，仿真。 具体要求： 1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。 -ROM-based