搜索资源列表
Xilinx_TFT_serial
- 基于FPGA/CPLD平台的640*480分辨率的TFT-LCD控制器，通过UART口接收外部输入信号-Based platform FPGA/CPLD 640* 480 resolution TFT-LCD controller, an external input signal received through the UART port
nano-logic
- 本手册适用于使用NANO-LOGIC CPLD 系列开发板的用户。 一款较高端FPGA 开发板既可以做项目开发也可以配上一个“通用的基础设备接口 板”作为新人培训入门使用 本产品的推出旨在于方便用户扩展基础设备和初学者学习使用。在FPGA 产品的设计 中，在初期调试时为了方便调试和显示程序工作状态，经常会用到大量的调试接口，比 如灯、按键、液晶显示等设备；这些设备既浪费有限的FPGA 资源又浪费宝贵的板卡体 积。本开发板提供了通常用户调试程序所需要的基础输入输出和上位机通
tms320c5402_lcd
- 利用DSP TMS320C5402及液晶屏实现对其的控制，学习液晶屏使用方法，2． 掌握外部中断的实现方法；掌握I/O设备的扩展方法和CPLD的应用。 -DSP TMS320C5402 and LCD control over them, learning the use of the LCD screen, 2. Grasp the realization method of the external interrupt grasp the extension method of I/O
CPLDzong
- 基于CPLD的综合实验，可以实现按键响应，液晶显示，数据存储等功能-Comprehensive experiment based on CPLD, can realize the keystoke respond, LCD display, data storage and other functions
CODE-Easy2812
- CODE-Easy2812开发板源程序 5.1 内部定时器0实验 5.2 内部定时器2实验 5.3 事件定时器实验 5.4 数码管显示实验 5.5 蜂鸣器控制实验 5.6 外部RAM读写实验 5.7外部FLASH读写实验 5.8 GPIO控制实验 5.9外部中断控制实验 5.11 RS-232串口通讯实验 5.13 CAN总线接口实验 5.15 直流电机控制实验 5.16 步进电机控制实验 5.17 12864液晶显示实验 5.18 1
DC-DC
- /功 能：1.实现与CPLD的通信,从而控制PWM的占空比. 2.实现LCD显示相关信息. // 3.实现对键盘按键的判断和确定相应的操作. 4.实现对电压电流的检测. // 5.实现过载保护功能,电流过大时,切断PWM输出,当排除过流故障后,自动恢复供电 // 6.实现用PID算法跟踪电压,实现稳压输出-/ Function: 1. Achieve communication with the CPLD to control the PWM duty cycle.
Verilog_VGA
- 编程 cpld 代码 lcd 显示 编程 cpld 代码 lcd 显示-编程 cpld 代码 lcd 显示编程 cpld 代码 lcd 显示编程 cpld 代码 lcd 显示
LCD_VHDL
- cpld fpga 程序 vhld程序 lcd显示 代码
lcdname2(santez)
- this program is used to dislay a text on lcd .the language is verilog and it can be usedto program FPGA OR CPLD
digitalclock
- digital alarm clock on lcd- written in verilog to program fpga or cpld
LCD_FLASH
- 基于DSP28335的XINTF接口，由CPLD译码操作LCD12864，控制LCD显示汉字及字符 -The XINTF DSP28335 based interface by the CPLD decoding operation LCD12864, control characters and character LCD display
LCD_BY_CPLD
- LCD Interfacing Code using CPLD
LCD1602
- Verilog 语言 CPLD 控制液晶自定义输出程序，可仿真，可转换电路原理图。-Verilog language CPLD control LCD custom output procedures, can be simulated, can be converted to circuit schematics.
tinycpufiles
- TinyCPU源码,使用Verilog编写的资源占用极少的CPU。Quartus工程，可跑在Altera MAXII CPLD上,也很方便移植到其他FPGA上。CPU使用200个逻辑单元，外设(SPI,LCD等)使用180个逻辑单元。 内含汇编编译器源码(VC2008)，可编译CPU对应的汇编文件。-The sourcecode of TinyCPU, which only consumed very few logical cells, written by Verilog. It is
LPC2148
- 实现信号发生器.以单片机LPC2148为控制核心，主要由键盘与LCD显示模块、正弦波和方波发生模块(DDS)、三角波发生模块(CPLD与高速D／A)、增益控制和放大模块组成。(Implementation of signal generator)
LPC2322
- 以单片机LPC2132为控制核心，主要由键盘与LCD显示模块、正弦波和方波发生模块(DDS)、三角波发生模块(CPLD与高速D／A)、增益控制和放大模块组成(Implementation of signal generator)