搜索资源列表
fifo_vhd
- vhdl编写的fifo程序-VHDL procedures prepared by the fifo
songfifo
- 一个完成的FIFO算法-completed a FIFO algorithm
verilog_fifo
- verilog fifo
页面置换算法三种）
- 掌握内存管理的页面淘汰算法 输入可用内存页面数和一个作业访问逻辑页号的序列，分别给存FIFO、LRU算法的缺页中断率（注：算法原理实现，不要求实际页面）。-master memory management algorithm pages out of the importation of a few pages available memory and a logic operation visit pages of the sequence, kept FIFO, the LRU algori
CummingsSNUG2002SJ_FIFO1
- 此项是针对设计异步FIFO的比较好的一个文档，共两篇，这是第一篇。
CummingsSNUG2002SJ_FIFO2
- 此项是针对设计异步FIFO的比较好的一个文档，共两篇，这是第二篇。
asynchronous_FIFO_01to03_CHN
- 这是设计异步FIFO的比较好的一个参考资料，希望可以对大家有用。
asynfifo
- 异步FIFO模块： module asynfifo(rst,iclk,oclk,din,wren,rden,dout,full,empty) 异步FIFO的tenchbench： module tb_asynfifo
TN229
- CBUF.LIB OVERVIEW: The circular buffers here are standard rotating FIFO buffers. THey are currently used by the RS232 serial library to store incoming and outgoing data, but they are general purpose.
threadpool-0_2_4-src
- boost线程池库。 boost库中未包含线程池，但sourceforge上有了实现，该线程池简单易用，支持丰富的调度策略（fifo, lifo和priority）。
Verilog_FIFO_ram
- 一个可以综合的Verilog 写的FIFO存储器，word格式
ethernet_vhdl
- 千兆以太网控制器.可以调整FIFO,和传输速率,在码流层进行控制.
vr_fifo
- 可预取的fifo 的fpga 设计代码，满足异步时钟的操作
emiftofifo
- This program uses the HF flag of a FIFO to trigger reads, guaranteeing that the FIFO is never blocked for the writer, giving high throughput for the reader (bursts of D/2 = 128) and guaranteeing that the the reader will not be stuck in the top half o
fifov1
- FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data） 为了实现正确的读写和避免FIFO的上溢或下溢，给出与读时钟和写时钟分别同步的FIFO的空标志（empty）和 满标志（full）以禁止读写操
compareFIFO
- 异步FIFO的指针比较技术，写的比较详细，感兴趣的可以看一下
vrb-0.5.1.tar
- The Virtual Ring Buffer (VRB) is an implementation of a character FIFO ring buffer.
pagechange
- 操作系统-页面置换算法（包括OPT、LRU、FIFO三种算法）
ramlib_06
- 这是一个有关FIFO的VHDL 程序。。。请大家下载分享。
1
- 本设计采用Cypress公司支持USB2.0协议标准的EZ-USB FX2系列之CY7C68013芯片作为帧同步信号发送器的USB接口芯片，在uVision2开发环境下利用Keil C51完成了满足帧同步信号发送器基本要求的固件设计，具体采用了批量传输方式、大端点三缓冲设置、定时器中断方式的同步脉冲和数据的发送、软FIFO方式数据存放以及I2C总线下的LED显示等技术，最后协助编写USB底层驱动程序实现了固件自动下载。经过测试，所设计的帧同步信号发送器基本达到了课题所要求的基本原理性设计与验证。