搜索资源列表
H263
- 本文介绍了作者在视频压缩编码及其硬件实现方面的研究。作者研究了ITU-T H.263视频编码标准，并在该标准的基础上提出了基于FPGA硬件实现的视频编码 器结构。作者对码流复合、码率控制等关键技术做了深入研究，在理论的基础上 提出了码流复合、码率控制的硬件实现方案。
s
- 这个是黑金FPGA开发板的部分NIOS源代码集合！有用的随便下！-dahkd dfasfhasfdashfosf df askfksfasf I don t have!
ss
- DE2开发板 sopc开发例程 友经科技提供-DE2 development board sopc the development of science and technology provided by the Friends of routine
xilinx_design_flow
- Xilinx Design Flow Device capabilities are worthless if you can’t use them in YOUR course • Design software should support all ranges of designs from CPLD to the high-density FPGA • Works with YOUR design flow – minimize impacts
TransplantofVxWorksonFPGAEmbeddedHardCore
- 主要介绍了FPGA 嵌入式硬核(PowerPC405) 的特点和内核结构,并且详细阐述了在FPGA 嵌入式硬核中移植VxWorks 的方法并予以实现-The symmet ric att ribute is an important att ribute of plutonium component . Plutoni2 um component is generally installed in sealed container When the symmet ry axis of
DDCFPGA
- 针对DVB-T标准ETSI EN 300 744 V1.5.1,设计了可用于DVB-T接收整机的多速率DDC模块,并在FPGA中仿真实现.在复用数字振荡混频模块的基础上,根据输入信号的不同带宽(6M/8MHz)选择不同的抽取滤波器组完成抽取因子为3或4的多速率处理任务,利用两级半带滤波器(HBF)级联完成4倍抽取滤波,单级奈奎斯特滤波器完成3倍抽取滤波.-For the DVB-T standard ETSI EN 300 744 V1.5.1, designed for DVB-T recei
Metastability_in_FPGA
- Don t Let Metastability Cause Problems in Your FPGA-Based Design
Ethernet
- 100base-t4中继器源码！实现8端口100BASE-T4半双工中继器。-100base-t4 Ethernet repeater
Digital_Phase_Measurement
- 测量相位差并用LCD显示。从信号源接入两路信号,经过AD1和AD2转换后，送入FPGA中。 在FPGA中，使用双值法整形，得到两路标准的方波，然后测出两路信号的时差Δt，以及信号的周期T， 并计算相位差（ΔΦ=Δt/T*360°）。并送入1602中显示。经测试，其测相误差小于1 。-Measured phase difference and with LCD display. Two-way access from the source signal, converted by AD1
86verilog
- 以FPGA 芯片为平台构建了数字信号滤波实时处理模块, 给出了 50Hz 陷波器的切比雪夫Ê 型 IIR 数字 滤波器 4 阶级联的结构, 提出了对滤波器系数量化的逼近方法, 完成了基于 FPGA 的陷波器实现, 并成功地实现了 对含有工频 50Hz 噪声干扰的心电信号的滤波处理, 通过与M at lab 计算所得到的滤波处理效果进行比较分析, 结 果表明: 基于FPGA 采用切比雪夫Ê 型 4 级级联结构的 IIR 数字滤波器的误差满足设计要求- W ith t
fpgaconvert
- 将xilinx 的fpga配置bit文件转换为c语言文件，通过cpu配置fpga-translate？i can t
EDAshuzipinlvji
- 1）能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率； 2）能直接用十进制数字显示测得的频率； 3）频率测量范围：1HZ~10KHZ切量程能自动切换； 4）输入信号幅度范围为0.5~5V，要求一起自动适应； 5）测量时间：T〈=1.5S；6）用CPLD/FPGA可编程逻辑器件实现 -1) capable of measuring the frequency of the sine wave, triangle wave, sawtooth wave, rectangular wave p
counter
- 用4个T触发器组成16位的计数器，FPGA实验ALTER DE2开发板自带光盘的案例程序解析-Four T flip-flop 16 of the counter, the case of FPGA experiment ALTER DE2 development board comes with CD-ROM program parse
mkjpeg.tar
- 用FPGA实现的JPEG编码器，可以直接使用，内含完成说明文档，经过验证无误。-• JPEG baseline encoding JPEG ITU-T T.81 | ISO/IEC 10918-1 • Standard JFIF header v 1.01 automatic generation • Color images only (3 components, RGB 24 or 16 bit, YUV input) • T
ADtest
- FPGA外接20MHz晶振，建立锁相环，再分频得到10MHz和8MHz时钟-I can t.
Verilog
- 七段数码管译码器.(Verilog)[FPGA]第一个Verilog程序,七段共阴数码管摸索了好几天,终于能完成敲入代码、综合、仿真、绑定引脚至下载的全套工作了 -. 七段数码管的lookup table module SEG7_LUT ( input [3:0] iDIG, output reg [6:0] oSEG ) always@(iDIG) begin case(iDIG) 4 h1: oSEG = 7 b1111
Ekran
- It is an Arkanoid game that is written by me in VHDL language. ı t is possible to play it via an altera FPGA and a monitor.
pulseoximiter1
- 根据血液对光的吸收程度，通过感光器来收集数据，来测试心跳。 TSL235 感光器，放在手指下面，手指上面用光照，从而收集数据。需要配合配件TSL235 感光器，电路板，电阻。-You are going to interface a TSL235 to the FPGA. The TSL235 is a light-to-frequency converter whose output digital bitstream frequency is directly proportional
ext4
- NOTE: most boards don t have a static mapping for the FPGA.