搜索资源列表
FPGA-Communication-Framework-.tar
- 这是来自开源网站OpenCores的程序，版权归作者所有，仅供学习交流。一个上位机软件源程序，和一个FPGA硬件核的源程序（<600slices），上位机软件可以通过UDP/IP连通FPGA实现通信。-This is from the open source the website OpenCores the program belongs to the author, only learning exchanges. A host computer software source cod
nf_conntrack_sip
- Linux Network core driver: SIP extension for IP connection tracking.
multiplier_ip
- 基于IP核的乘法器设计，完整的设计工程文件在multiplier_ip文件夹下-IP-based core multiplier design, complete design engineering file multiplier_ip file folder
the-PCIE-interface-design
- 基于wishbone和端点IP的PCIE接口设计，介绍了PCIE硬核端点模块和wishbone总线规范，应用WHDL语言，编程实现了wishbone总线的主从端口-Based the PCIE interface design of the wishbone and the endpoint IP, PCIE hard core endpoint module and Wishbone bus specification, application WHDL language programmin
PortScan
- 适合做毕业论文。。。 软件主要完成对目标主机端口的扫描。软件可以判断用户输入的IP 地址及选择多端口扫描时所输入的端口号是否正确，并把扫描的结果输出到扫描结果视图当中。软件的核心是多线程扫描和扫描结果输出的实现。此外，软件有把结果视图中的结果保存到用户指定的路径和文件中的功能。 主要实现的功能包括： （1）测试主机某个端口或某些端口范围是否打开。 （2）扫描单个或多个端口的单选按钮。 （3）实现多线程扫描。 （4）将扫描到的结果输出到扫描结果视图中。 （5）“开始”“
SD_Text
- 一个基于nois iiSD-LCM电子相册的IDE IP软核控制程序-Nois iiSD-LCM-based electronic album IDE IP soft core control program
precision-frequency-meter-design
- 基于51软IP核的等精度频率计设计，利用altera提供的软51ip核，用VHDL语言实现的-Based on 51 soft IP cores, such as precision frequency meter design, the use of the software provided 51ip altera core, using VHDL language
FPGA2-DSP2-EDMA
- 例程是FPGA通过EMIF给DSP发送数据，里面包含了一个简单的状态机和一个基于IP核的fifo，适合初学者-Routine is the FPGA to send data to the DSP via EMIF, which contains a simple state machine and an IP-based core fifo, suitable for beginners
spi_latest.tar
- This IP provides specifications for the SPI (Serial Peripheral Interface) Master core. Synchronous serial interfaces are widely used to provide economical board-level interfaces between different devices such as microcontrollers, DACs, ADCs and other
aes
- AES的IP核,AES的加密解密算法，包括密钥扩展程序-aes core verilog
KSZ8342_Data_Sheet
- IP电话专用芯片 The Micrel KSZ8342Q 文档资料。-The Micrel KSZ8342Q Analog Telephone Adapter (ATA) supplies a complete solution for enterprise and residential environments, converting analog signals from a traditional telephone of fax machine for transmission
VGA_SW_Verilog
- VGA IP硬核设计，通过开关简单控制输出图像，在ISE14.6验证通过。-VGA IP hard-core design, the output image by a simple control switch, ISE14.6 validation.
ccn7
- NDN(Named Data Networking)是由加州大学洛杉矶分校Lixia Zhang团队为首开展的研究项目，该项目由NSF Future Internet Architecture(FIA)资助，开始于2010年。NDN的提出是为了改变当前互联网主机-主机通信范例，使用数据名字而不是IP地址进行数据传递，让数据本身成为因特网架构中的核心要素。NDN保持沙漏模型，采用七层结构，下层协议都是为了适配底层物理链路和通信而设计，上层协议为对应相关的应用而设计。与TCP/IP模型最大的区别就是
refreshurl
- 核心代码只有10行的，网页刷新器，刷新目标网站，打流量。好东东，可以在设置刷新随机间隔发，防止被封ip。-Core code only 10 rows, web page refresh, refresh the target site, traffic. Good dongdong, refresh the random interval can be set in the hair, prevent the blocked IP.
WSNthesis-and-MatlabProg
- Optical Burst Switching (OBS) network is seen as a promising solution as it directly transports Internet-Protocol over Wavelength Division Multiplexing (IP over WDM) networks. OBS network uses a one-way resource reservation mechanism to set up the re
Example-b3-1
- “\Example-b3-1\uart_regs\src”目录下为设计源文件 “\Example-b3-1\uart_regs\core”目录下为Altera的IP宏功能模块 “\Example-b3-1\uart_regs\sim\funcsim”目录下为功能仿真文件 “\Example-b3-1\uart_regs\sim\parsim”目录下为时序仿真文件 “\Example-b3-1\uart_regs\de
x_tables
- x_tables core - Backend for {ip,ip6,arp_tables.
cf_lib
- 基于zedboard-7000的HDMI FPGA IP控制核-HDMI FPGA IP control core based on Zedboard-7000
pci32_0_example
- pci core 程序 FPGA 7系列ip核-pci core FPGA 7 series ip nuclear program
wcf-calc
- 源码描述： WCF简单的多人聊天，这是一个简单的应用程序，在这里你可以学到一些关于自托管的Windows的交际基础。 此应用程序与Win形式（聊天 客户端）和WCF库和控制台应用程序的核心。 有了这个应用程序，许多用户可以登录，与其他用户聊天。这很简单，希望大家喜欢。 使用帮助： 在这个项目中，你会发现三个项目，首先来看看配置文件中的所有端点的地址与您的IP地址，必须改变，否则只是改变它用localhost，那样就只能在一台计算机。-Sourc