CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - LOCK.D

搜索资源列表

  1. piano

    0下载:
  2. 功能: 可以将一般的琴谱转换成win7小工具里面可用的琴谱! 原理: 常规的琴谱都是按a,b,c,d......排音高的,而win7小工具里面那个钢琴是按键位来排的(这样可能更符合实际情况,让我们更加能找到弹钢琴的感觉~),所以这个程序所做的就是一个简单的替换~将a替换成[cap](caps lock键),b替换成a键。。。。。。(注:[enter]是回车键,[pg dn]是上翻页!) bug: 由于钢琴的键是要比我们键盘的要长得多,所以win7小工具里那个钢琴是
  3. 所属分类:Other windows programs

    • 发布日期:2017-03-27
    • 文件大小:13410
    • 提供者:罗文
  1. ANOlog_TMS320F28335

    6下载:
  2. 本装置采用单相桥式DC-AC逆变电路结构,以TI公司的浮点数字信号控制器TMS320F28335 DSP为控制电路核心,采用规则采样法和DSP片内ePWM模块功能实现SPWM波。最大功率点跟踪(MPPT)采用了恒压跟踪法(CVT法)来实现,并用软件锁相环进行系统的同频、同相控制,控制灵活简单。采用DSP片内12位A/D对各模拟信号进行采集检测,简化了系统设计和成本。本装置具有良好的数字显示功能,采用CPLD自行设计驱动的4.3’’彩色液晶TFT LCD非常直观地完成了输出信号波形、频谱特性的在线
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2013-09-24
    • 文件大小:5020186
    • 提供者:徐徐
  1. password

    0下载:
  2. verilog代码实现的数字密码锁。通过4个并行的10位移位寄存器,分别记录在时钟上升沿时A,B,C,D的输入情况,比如某上升沿输入A,相应时刻A对应的移位寄存器输入1,其他三个移位寄存器输入都为0.另外4个并行的10位寄存器记录密码。这样,密码锁不仅可以识别字符数量,还可以判断出字符的输入次序。-verilog code of digital lock. By four parallel 10-bit shift register, respectively, recorded in the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:578823
    • 提供者:陈振睿
  1. 1602P24C08P4X4mimashuo

    0下载:
  2. 单片机4x4密码锁:** 0 ** 1 **2 ** 3** ** 4** 5** 6 **7 ** **8** 9** 确认(A) **未定义(B) **取消(C)**修改密码键(D)**确认修改键(E)**未定义(F)-Single-chip 4x4 lock:** 0** 1** 2** 3**** 4** 5** 6** 7** 8** 9**** confirmation (A)** undefined ( B)** Cancel (C)** Change Passwor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:39145
    • 提供者:雷莲波
  1. F2KDUMP

    0下载:
  2. 东莞域天F2K加密锁HID监听,可在C盘产生记录文件-东莞域天F2K加密锁HID监听,可在C盘产生记录文件 Translate from: Chinese Allow phonetic typingType text or a website address or translate a document. Cancel Dōngguǎn yù tiān F2K jiāmì suǒ HID jiāntīng, kě zài C pán chǎnshēng jìlù wénjiàn
  3. 所属分类:Delphi VCL

    • 发布日期:2017-04-04
    • 文件大小:13820
    • 提供者:YLZ
  1. eda

    0下载:
  2. EDA 正弦信号发生器:正弦信号发生器的结构有四部分组成,如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6,6位计数器或地址发生器CN6,正弦波数据存储器data_rom。另外还需D/A0832(图中未画出)将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟,输出一路分频的频率为32MHZ的片内时钟,与直接来自外部的时钟相比,这种片内时钟可以减少时钟延时和时钟变形,以减少片外干扰 还可以改善时钟的建立时间和保持时
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:33974
    • 提供者:王丽丽
  1. Ps2sim_doc

    0下载:
  2. ^a 01h: sp01 F1 ^b 02h: sp02 F1 ^c 03h: sp03 F3 ^d 04h: sp04 F4 ^e 05h: sp05 F5 ^f 06h: sp06 F6 ^g 07h: sp07 F7 ^h 08h: sp16 BACKSPACE (directly accepted in VT) ^i 09h: sp35 TAB (accepted too) ^j 0Ah: sp08 F8 ^k 0Bh: sp
  3. 所属分类:Other systems

    • 发布日期:2017-04-06
    • 文件大小:2424
    • 提供者:sas
  1. plltest

    0下载:
  2. 基于Dq变换数字实现三相锁相环的功能,对于谐波的抗干扰能力差-three-phase phase-lock loop based on d-q transformation
  3. 所属分类:matlab

    • 发布日期:2017-04-12
    • 文件大小:742
    • 提供者:李云华
  1. 6-lcd1602-LCD-program

    0下载:
  2. 开锁:插上电源后,程序自动调入初始密码,此时依次输 入:000000,然后按【#】(确认)键,此时锁会打开,可以看到显示open,密码锁打开。修改密码:在开锁状态下,再次输入正确的密码并按下【#】(确认)键,此时听到两声提示,输入新的六位密码并按【D】(重设)键,再重复输入一次新密码并按【D】,会听到两声提示音,表示重设密码成功,内部保存新密码并存储到AT24C02。(如两次输入的新密码不一样,则重设密码失败)。报警并锁定键盘:当输入密码错误后,报警并锁定键盘3秒,如3秒内又有按键,3秒再启动。
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:2554
    • 提供者:北川
  1. CabinetDebugV1.1

    0下载:
  2. 本系统需要严格维护所有涉及到的屏柜内的在用设备以及以后设备的维护。硬件厂商研发出屏柜电子锁和通信液晶屏,然后由我方研发与上述硬件的通信规约。当需要操作屏柜内设备时,由开票人员在本系统内开出工作票,并手工或自动辅助生成作业指导书-The system needs to maintain strict maintenance of all involved in the equipment cabinet panel and later devices. Hardware manufacturers
  3. 所属分类:ERP-EIP-OA-Portal

    • 发布日期:2017-04-25
    • 文件大小:191807
    • 提供者:任建
  1. OS3

    1下载:
  2. 参考《Orange’s》,在之前搭建的 nasm + bochs 实验平台上完成一个接受键盘输入,回显到屏幕上的程序,具体要求如下: • 从屏幕左上角开始,显示键盘输入的字符。可以输入并显示 a-z 和 0-9 字 符。 • 支持大小写,包括 Shift 组合键以及大写锁定两种方式。 • 支持回车键换行。 • 支持删除退格,退格如果退回上一行,必须退回该行编辑的最后一个字符 处。 • 支持空格键和 Tab 键,其中对于 Tab
  3. 所属分类:assembly language

    • 发布日期:2017-04-30
    • 文件大小:100925
    • 提供者:mj
« 1 2»
搜珍网 www.dssz.com