搜索资源列表
PCIIP-core
- 基于FPGA的PCI ip core 设计源代码，里面包含所有的fifo,状态机源代码，drives 驱动源代码。-“fifo_control.v” Module FIFO_CONTROL includes control logic for single FIFO. It consists of read and write address generation and full, almost full, empty and almost empty status generatio
PCIe_Lab(ALTERA-V5PCIe)
- 这一设计实例深入浅出，介绍怎样产生一个Qsys子系统。 您将产生一个含有以下组成的Qsys系统:在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。 -Qsys system: the Cyclone IV GX Transceiver Starter Kit, designed with embedded transceivers Gen1 × 1 hard IP PCI Express IP compiler.
r7lite
- R7Lite是基于Xilinx的Kintex7系列FPGA的PCI Express参考设计代码，PCIe 2.0 4x模式，包括了FPGA实现，Linux下驱动和测试例程。-R7Lite is a PCIe Reference design based on Xilinx Kintex7 FPGA,including FPGA code ,Linux Driver and Testing App
PCIDRIVER
- PCI驱动设计需要资料，包含开发过程，配置空间-PCI DRIVER
The-multi-channel-data-acquisition
- 采用NI公司的PCI-6224多功能数据采集(DAQ)板卡并基于图形化的LabVIEW进行编程，设计了多通道数据采集与显示系统。该系统可通过完整的人机交互界面进行试验参数设置和功能选择，并可对数据采集卡上传的数据进行实时显示和处理，并具有数据存储、回放及波形重新显示功能。-This paper employs the NI PCI-6224, a multifunctional data acquisition (DAQ) board , a multi-channel data acquisi
Design_DMA
- 基于PCI的DMA接口设计，验证后实现了PCI的数据传输功能。-Based on the DMA PCI interface design, after the implementation of the PCI data transfer function.
interface-board
- 采用protel99se开发设计的计算机接口板，实现串口通信、并口通信和双口RAM通信。接口为PCI接口，接口芯片为PCI-PCI桥片，适用于多板并行，逻辑计算为CPLD。已经应用到工程上，运行稳定。-computer interface board using in computer system.