搜索资源列表
3
- 键盘实验 本实验采用了直连键盘（1~4）对LED数码管进行控制。当按1键的时候，LED1数码管就会亮，同理，按相应的键，相应的数码管就会亮。 在flash调试时，需要修改RO BASE为0x00000000，其他不用修改，重新编译下载就可运行。 在sdram调试时，需要修改RO BASE为0xa0000000，其他不用修改，重新编译下载就可运行。-Experimental The experiment used the keyboard directly connected k
5
- 定时器实验： 实验得到的结果为，四个8段数码管显示1234，当按下某键盘后，就会产生定时中断，四个8段数码管只会点亮相对应的那个，在一定延时后，四个8段数码管又恢复显示1234。 在flash调试时，需要修改RO BASE为0x00000000，其他不用修改，重新编译下载就可运行。 注意：由于系统产生中断，程序计数器就会跳到0x18处执行中断服务子程序，所以不能在SDRAM调试。 -Timer experiment: the experimental results for
6
- 串口通讯实验： 本实验得到的结果为，打开超级终端，设置波特率为115200，数据流控制位为无。运行系统，就会显示“UART & Interrupt Experiment,Please Input from the keyboard”，我们就可以通过写串口操作。 在flash调试时，需要修改RO BASE为0x00000000，其他不用修改，重新编译下载就可运行。 注意：由于系统产生中断，程序计数器就会跳到0x18处执行中断服务子程序，所以不能在SDRAM调试。 -Ser
SDRAMcontrol
- 用VHDL编写的SDRAM控制器，能实现SDRAM的读写控制及片选。-Prepared using VHDL SDRAM controller, able to SDRAM read and write control and chip select.
sdr_verilog_lattice
- Verilog控制SDRAM-Verilog control SDRAM
SdramTest
- 该工程为DM642对SDRAM芯片MT48LC4M32的读写控制程序，可以用来作为SDRAM芯片的测试程序-The project for the DM642 to read and write to the SDRAM chip MT48LC4M32 control procedures that can be used as the SDRAM chip test program
SDRAM1
- 这是一个控制sdram的程序，用verilog编写的-This is a control program sdram, prepared with verilog
TMS320C6713sdram
- 用于完成TMS320C6713的SDRAM的控制和外围设备扩展-TMS320C6713 SDRAM used to complete the expansion of the control and peripheral equipment
fpga-display-bmp-pictures
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
DE1_fat32
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
FPGA
- 基于FPGA 的SDRAM 控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM 进行控制。-FPGA-based SDRAM controller design method, using the method of the controller can easily control the SDRAM.
MSP430F149_SDRAM
- 基于MSP430F149单片机的SDRAM控制程序设计-MSP430F149 microcontroller based control programming of SDRAM
sdram_control
- FPGA 用verilog控制sdram读写-FPGA control with verilog sdram read and write
EDAhelper
- 因而，SDRAM常作为数据缓存应用于高速数据传输系统中。目前，许多嵌入式设备的大容量、高速度存储器都采用SDRAM来实现，而且大多都是用专用芯片完成其控制电路，这不但提高了设计成本，而且使系统的硬件电路变得复杂。随着FPGA在嵌入式系统中的广泛应用，如果我们能够结合具体的需要，利用FPGA来设计自己的SDRAM控制器，这些问题就迎刃而解了-During University I studied computer networks have some knowledge about compute
SDRAM_RaW
- 本实例用于控制开发板上面的SDRAM完成读写功能；先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。-This instance is used to control the development board to complete the above SDRAM read and write capabilities first SDRAM write data inside, and then compare the data
DDR3_user_design
- 在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器，里面生成了Core，可用于DDR3读写控制-On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control
sdram_mdl
- FPGA控制SDRAM的工程，是用Verilog写的，很好用-FPGA to control the SDRAM project is written in Verilog, easy to use
SDRAM_verilog
- 关于FPGA控制SDRAM笔记详细的资料，verilog写的程序，注释也很详细，值得参考。-FPGA control SDRAM notes detailed information, the program written in Verilog, comments are also detailed, it is also useful.
DSPRobotPVision(3)
- 一些关于机器人方面的资料，包括：DSP片外高速海量SDRAM存储系统设计、机器人视觉（Robot Vision）简介、基于DSP的爬行机器人主控制模块设计履带式管道清洁机器人嵌入式控制与通信系统的研究、线阵CCD图像传感器驱动电路的设计-Information about the robots, including: high-speed mass DSP-chip SDRAM memory system design, robot vision (Robot Vision) Profile-b
sdram_mdl
- FPGA 控制SDRAM读写，通过按键控制读写操作，读出之后发送到串口显示到电脑终端。-FPGA to control the SDRAM read and write, read and write operations by the key control to read out is sent to the serial port to display to the computer terminal.