搜索资源列表
至简设计法--流水灯
- LED流水广告灯 工程说明 在本案例中，使用常用的verilog语言完成该程序，设计并控制8个灯的花式或循环点亮；即上电后，实现左移和右移交替的流水灯。 案例补充说明 在FPGA电路设计中，尽管流水灯的设计属于比较简单的入门级应用，但是其运用到的方法，是FPGA设计中最核心和最常用部分之一，是FPGA设计必须牢固掌握的基础知识。从这一步开始，形成良好的设计习惯，写出整洁简洁的代码，对于FPGA设计师来说至关重要。(LED flow advertising lights Engineering
至简设计法--闹钟
- 闹钟 工程说明 本工程包括矩阵键盘和数码管显示模块，共同实现一个带有闹钟功能、可设置时间的数字时钟。 案例补充说明 我们通过建立四个清晰直观的模块（数码管显示模块，矩阵键盘扫描模块，时钟计数模块，闹钟设定模块），以及建立完善的信号列表和运用verilog语言编写简洁流畅的代码，实现电子闹钟时、分、秒计时以及设置、修改、重置等功能。(alarm clock Engineering descr iption This project includes matrix keyboard and di
至简设计法--特效呼吸灯
- 特效呼吸灯 工程说明 本模块的功能要求是，实现8个灯前1s慢慢变暗，后1s慢慢变亮，不断重复以上操作。 案例补充说明 呼吸灯效果的LED每时每刻都在以不同的功率工作，以不同的亮度值拟合亮度变化，从而形成非常平顺柔和的灯光特效。亮度变化实际上是通过占空比的变化周期来确定的。占空比通过cnt2的计数来变换，而每次变化为1ms，因此PWM的周期是1ms。(Special effects breathing lamp Engineering descr iption The functional r
至简设计法--万年历
- 万年历 工程说明 在FPGA设计中，数字万年历属于小规模集成电路。从原理上来讲，是典型的数字电路，包括组合逻辑电路和时序电路。基于FPGA开发除设计简便、开发成本低、电路简洁等，更具备功能设计灵活方面的优势。 案例补充说明 万年历是记录一定时间范围内的年历，其名称只是一种象征，表示时间跨度大。由于其功能非常常用，且极为方便人们查询使用，因此广泛应用于钟表、历书出版物、电子产品、电脑软件和手机应用等行业中。(Perpetual calendar Engineering descr iption
ex_DDS
- 基于Verilog语言实现DDS（数字频率合成器）的设计，有完整的工程设计代码和仿真脚本(Verilog language based on DDS (digital frequency synthesizer) design, there is a complete engineering design code and simulation scr ipts)
yuanma
- 介绍了fpga开发的的数个工程源码，包括按键，时钟，AD/DA，VGA，数字示波器等(Introduced FPGA development of several engineering source code, including buttons, clock, AD/DA, VGA, digital oscilloscope, etc.)
noise
- 使用FPGA搭建NOISE||内核，在内核基础上进行工程建立。(Using the FPGA to build NOISE || kernel, based on the kernel to build the project.)
ADS8329
- ADC芯片ADS8329数据采集的verilog代码，已经用在工程中，没问题。(ADC chip ADS8329 data acquisition Verilog code, has been used in the project, no problem.)
AD7266的Verilog驱动程序
- AD7266的Verilog驱动程序工程例子，用于FPGA(AD7266 Verilog driver project example, for FPGA)
Verilog_HDL时序篇 教程及代码
- 对于verilog时序篇较好的一套学习资料，附有源代码及工程文件，可跟着教程自学(A good set of learning information for Verilog timing chapter, with source code and engineering documents, you can follow the tutorial self-study)
Experiment
- 黑金开发板《FPGA开发那些事》全套实验工程源代码。(Black gold development board "FPGA development of those things" a full set of experimental engineering source code.)
parallel_norflash_test
- ISE工程，并行nor flash的读、写、擦出，其中有个调用FIFO16-16的IP核，已经在工程中(ISE engineering, parallel nor FLASH read, write, erase, where there is a call FIFO16-16 IP core, has been in the project)
para_norflash_altera_test
- 并行NORFLASH的verilog的quartusII工程，编译没问题，内含FIFO16*16(Parallel NORFLASH Verilog quartusII engineering, compile no problem, containing FIFO16*16)
vga
- 该文件夹是一个关于vga接口的FPGA源码工程(This folder is a FPGA source project on the VGA interface)
DDR2_Control
- 参考例程之Verilog之实现DDR2时序控制实现，ISE开发平台完整工程(Implementation of DDR2 timing control implementation of reference routine Verilog, complete engineering of ISE development platform)
axi_ad9361
- AXI_AD9361 的 verilog 驱动工程，包含数据接收，数据发送 AXI总线 ，全部是verliog实现(AXI_AD9361's Verilog drive project, including data reception, data transmission AXI bus, all verliog implementation)
ddr3_mig8
- fpga实现ddr数据收发测试，完整的工程，下载解压后，即可正确运行，已多次验证无误(FPGA DDR data receive and receive test, complete engineering, download and unzip, can run correctly, has been verified many times)
d974d4330bf7
- 这是一个非常完整的qpsk调制解调用fpga实现的工程，在工程中已经能够正常使用，使用的quartus ii 开发，使用Verilog语言，文件中还包含了各种滤波器的系数文件，还有matlab仿真文件，整个工程包含从串并变换，相位映射，到成型滤波，中通滤波，cic滤波，调制，再到解调过成的下变频，匹配滤波，载波提取，位定时，判决，整个完整的过程(This is a very complete QPSK modulation and demodulation using FPGA implemen
dma_performance_demo
- 含全套PCIE调试文件：FPGA代码（Verilog），驱动文件及安装（包含Windows和Linux）(PCI_Express Vivado Windows Driver)
eeprom_test_Verilog
- eeprom工程，实现了基本的读写，供参考。工程使用的IDE为“ISE Design Suite 14.7”，使用时可根据自己硬件，修改引脚配置和逻辑可控制。(EEPROM project, the realization of the basic reading and writing for reference. The IDE used in the project is "ISE Design Suite 14.7", which can be used to mod