CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - can vhdl

搜索资源列表

  1. VHDL语言100例详解

    2下载:
  2. VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例,不仅进行基础的门电路设计,而且还有较为复杂的数字系统设计。这些实例可以直接被调用。-VHDL Elaborates on 100 cases. Detailed account of VHDL for digital circuits and digital systems design knowledge. With 100 examples, not only for infrastructu
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6634118
    • 提供者:穆群生
  1. 国外的VHDL应用例子

    0下载:
  2. 国外的VHDL应用例子,大家可一好好参考一下!-abroad VHDL Application examples, we can make reference to a properly!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:232802
    • 提供者:gjd
  1. VHDL例程

    0下载:
  2. 有关VHDL的大量例程,对学习VHDL编程的人具有很大的帮助,不可不看-lot of routines, to learn VHDL programming of great help, I can not see
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:169410
    • 提供者:
  1. VHDL程序范例

    0下载:
  2. 这是有关VHDL的一些范例,可以通过范例学习一点东西,巩固自己学过的东西-This is the VHDL some examples, examples can learn something consolidate learned things
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5085
    • 提供者:刘建
  1. vhdl对数

    0下载:
  2. 对数计算源程序,能够在FPGA中计算某数的对数,VHDL源代码,-right calculating source, the FPGA can be calculated for a number of a few, VHDL source code,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:117194
    • 提供者:wl
  1. divded-VHDL

    0下载:
  2. 一个简单的VHDL分频模块,可以嵌套自己的子程序实现任意分频-a simple VHDL-frequency module, which can be nested subroutine achieve their arbitrary frequency -
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2916
    • 提供者:林海
  1. CK20-VHDL

    0下载:
  2. 经典CK20时钟程序,实现了时钟的时,分,秒记数,并可以重调,置0-classic procedures CK20 clock and realized the clock, minute and second count, and can be re-emphasize that the Home 0
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3884
    • 提供者:林海
  1. VHDL-beststudy

    0下载:
  2. This a set of notes I put together for my Computer Architecture class in 1990. Students had a project in which they had to model a microprocessor architecture of their choice. They used these notes to learn VHDL. The notes cover the VHDL-87 ver
  3. 所属分类:开发工具

    • 发布日期:2008-10-13
    • 文件大小:245947
    • 提供者:罗春晖
  1. VHDL(LOCK)

    0下载:
  2. 数字密码锁的设计与实现 一.实验目的 1. 学习VHDL的综合设计应用 2. 学习数字密码锁的设计 二.实验内容 设计一个数字密码锁,对其编译,仿真,下载。 数字密码锁具体要求如下: 1.系统具有预置的初始密码“00000001”。 2.输入密码与预存密码相同时,开锁成功,显示绿灯,否则开锁失败,显示红灯。 3.具有修改密码功能。修改密码时,先开锁,开锁成功才可以修改。 4.系统同时具有关锁功能。关锁后,显示红灯。 5.密码由拔码开关表
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:18105
    • 提供者:爱好
  1. VHDL(sin)

    0下载:
  2. 基于ROM的正弦波发生器的设计 一.实验目的 1. 学习VHDL的综合设计应用 2. 学习基于ROM的正弦波发生器的设计 二.实验内容 设计基于ROM的正弦波发生器,对其编译,仿真。 具体要求: 1.正弦发生器由波形数据存储模块(ROM),波形发生器控制模块及锁存模块组成 2.波形数据存储模块(ROM)定制数据宽度为8,地址宽度为6,可存储 64点正弦波形数据,用MATLAB求出波形数据。 3.将50MHz作为输入时钟。 -ROM-based
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:17414
    • 提供者:爱好
  1. VHDL-Vending-machine

    0下载:
  2. 用VHDL设计自动售货机,能实现自动找零的功能。-Vending machines with VHDL design, auto-change function can be realized.
  3. 所属分类:Other systems

    • 发布日期:2017-03-27
    • 文件大小:540493
    • 提供者:毛毛
  1. VHDL-dianti

    0下载:
  2. 高楼电梯自动控制系统(Windows平台上运行的ispLEVER编程软件。 ): 1统控制的电梯往返于1-9层楼。 2客要去的楼层数可手动输入并显示(设为A数)。 3梯运行的楼层数可自动显示(设为B数)。 4A>B时,系统能输出使三相电机正转的时序信号,使电梯上升; 当A<B时,系统能输出使三相电机反转的时序信号,使电梯下降; 当A=B时,系统能输出使三相电机停机的信号,使电梯停止运行并开门; 5是上升还是下降各层电梯门外应有指示,各层电梯门外应有使电
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:34734
    • 提供者:
  1. VHDL-3BCD

    0下载:
  2. 3位BCD码的计数显示电路。BCD码计数电路从0计到9然后返回到0从新计数。3位BCD码计数器可以实现从0到999的十进制计数。要将计数过程用七段显示LED数码管显示出来,这里采用动态分时总线切换电路对数码管进行扫描,对数码管依次分时选中进行输出计数的个、十、百位的数据。-3 BCD code count display circuit. BCD code counting circuit count from 0 to 9 and then back to 0 from the new cou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:55898
    • 提供者:will li
  1. VHDL

    0下载:
  2. This ebook introduces the basic use of VHDL.It provides lots of codings,you can make use of it.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6426537
    • 提供者:huli
  1. design-of-CAN-based-on-VHDL

    1下载:
  2. 基于Verilog+HDL设计CAN控制器,详细介绍各功能模块的设计。本论文的重点是CAN总线通信控制器的前端设计。即用Verilog HDL语言完成CAN协议的数据链路层的RTL级设计,实现其功能,并且能够在FPGA开发平台Quartos上通过仿真验证,证明其正确性-Verilog+ HDL-based design of CAN controller, detailed design of each functional module. This paper focuses on the C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2615796
    • 提供者:chen xinwei
  1. VHDL

    0下载:
  2. 各种基本的VHDL实例,可以用来参考学习,希望能够帮到大家!-Examples of the basic VHDL can be used to refer to learning, want to help everyone!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6324038
    • 提供者:吴斌
  1. CAN

    0下载:
  2. CAN VHDL编写程序,含相关资料提供参考,建议学习和研究。-CAN VHDL programming, including relevant data to provide a reference for study and research, suggestions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3334519
    • 提供者:天蓝
  1. vhdl译码显示器设计

    0下载:
  2. vhdl译码显示器设计,用quartus2软件编写,可实现数码管的显示译码功能。(VHDL decipher display design, written in quartus2 software, can realize the display and decoding function of the digital tube.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:7680000
    • 提供者:YXT800
  1. VHDL交通灯

    0下载:
  2. 利用VHDL写的交通等程序,代码在文档中,可以实现十字交通灯的各种状态模拟(Using the traffic program written by VHDL, the code can be used to simulate the various states of the cross traffic lights in the document.)
  3. 所属分类:文章/文档

    • 发布日期:2018-04-19
    • 文件大小:106496
    • 提供者:xderrr
  1. vhdl编程电子钟

    0下载:
  2. 实现24小时,可以整点报时的电子钟,使用TEC-8实验台(An electronic clock that can be used for 24 hours, using the TEC-8 test platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:1196032
    • 提供者:科比的
« 1 23 4 5 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com