搜索资源列表
hdb3
- hdb3的发送端源代码，采用verilog可综合格式书写。已经在多款fpga和cpld芯片成功综合实现。
vspi_VHDL
- FPGA/CPLD VHDL语言实现SPI，拥有两种模式，FPGA/CPLD即可工作在主机模式，又可工作在从机模式
VGA_example
- FPGA/cpld 控制显示器显示 VHDL源码 内有测试程序
shuma
- 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 \"1101101\" 时，数码管的7个段：g、f、e、d、c、b、a分
chuzuche
- 基于CPLD／FPGA的出租车计费器
XC9536XL
- 通用FPGA CPLD下载电缆的XC9536XL编译程序
VHDL
- VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
VerilogHDL_alarmclock
- 采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，
Connect_of_Altera-FPGA_and_CPLD
- Altera FPGA与CPLD的外部处理器连接方式及编程。
MaxplusII123
- MaxplusII（中文）快速入门，对学习cpld或者FPGA的有帮助
vhdl_fft
- 一个用vhdl语言（硬件描述语言）编写的fft实现程序。fft用途很广，该程序可以在cpld或fpga等硬件上实现，软件坏境为maxplus10.0及以上或quartus2。
Manchester
- 基于FPGA/CPLD，采用VHDL语言的曼彻斯特的编解码实现。还包含曼彻斯特码的说明文档。
rfcs_top
- 带有PPC405的Xilinx FPGA通过CPLD实现远程配置的设计
veriloghdl
- 来自精益求精的德国人讲授的VERILOG课件，想接触FPGA/CPLD开发的人是必看的课件。
8220256202
- FPGA与CPLD的区别，仅供参考，好东西大家一起享用
5
- 以两片由TI 公司生产的数字信号处理器TMS320C6203B 为核心,用可编程逻辑阵列CPLD 进行逻辑控 制,采用现场可编程门阵列FPGA 作图像的预处理和进行双数字信号处理器(DSP) 之间的通讯,实现了实时相关的图像 处理。此系统实时性好,可直接利用数字图像的灰度特征,在低信噪比的情况下目标跟踪点漂移小,目标跟踪能够较好 地适应不同灰度分布的背景。
PLL
- 关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.
i2c
- SAA7114 和 FPGA/CPLD之间通讯的程序，本人觉得比较好，而且里面还添加了，ROM，用来存取IIC的常数和读来的数据。
vga
- VHDL书写VGA源码，可用于FPGA和CPLD
FHT_example
- < ALTERA FPGA/CPLD 高级篇>>光盘资料中 体会“面积和速度的平衡与互换” 例程