搜索资源列表
a_vhd_16550_uart_latest.tar
- vhdl-fpga-c++-c-wireless networks-linux-verilog-cpld-arm-dsp
frenq
- 用于等精度频率计测量程序,可下载至FPGA,或CPLD芯片中-Used for other precision frequency measurement procedures
EDA-Cont-LED-201006
- FPGA-CPLD实习计数器7段数码管控制接口设计与LED显示控制，FPGA译码-FPGA-CPLD internship counter 7-segment LED control interface design and LED display control, FPGA decoder
dot-matrix-display
- 1、 了解点阵字符产生和显示原理和系统的16*16点阵的工作机理。 2、 加强对总线产生、地址定位的CPLD实现方法的理解。 3、 掌握在FPGA中调用ROM的使用方法。 -1 for dot matrix character generator and display principles and systems 16* 16 dot matrix working mechanism. 2, to strengthen the bus generation, address loca
asas
- 系统应用FPGA技术，通过VHDL编程，在CPLD上实现。电子琴的基本原理是产生各个音符对应的频率，将频率放大后驱动喇叭发出音响。该电子琴包括手动弹奏与自动演奏两种功能，其中手动弹奏时还可录音回放。文中叙述了电子琴的设计原理和分块实现的方法，详细介绍各模块的设计及模块之间的连接组合方法，还包括电子琴 -According to incomplete statistics, these companies represent about 40 of the domestic fiber la
Verilog_HDl
- Verilog HDL是一种硬件描述语言（HDL:Hardware Discr iption Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 -VHDL language is a high-level language for circuit design, digital systems primarily used to describe the structure, behavior,
Synchronous_Design-of-huawei
- 华为公司在进行FPGA/CPLD设计时针对毛刺干扰及时序匹配所采取的同步化策略-Huawei making FPGA/CPLD design and timing match against glitch synchronization strategies adopted
DS18B20_1
- 数字温度传感器DS18B20控制程序VHDL语言,FPGA和CPLD都测试过可以执行-Digital temperature sensor DS18B20 control procedures VHDL language, FPGA and CPLD are tested to perform
4_Buzzer_1
- 程序采用VHDL语言编写，主要用于FPGA或CPLD蜂鸣器演奏《光阴的故事》的节奏。-Programs using VHDL language, mainly for FPGA or CPLD buzzer play "Our Time," the rhythm.
3-8decoder
- FPGA/CPLD的开发，基于VHDL语言编写的3-8译码器，供大家参考-Based on the VHDL language 3-8 decoder
8-segment--LED
- FPGA/CPLD开发，基于VHDL语言实现，点亮一位八段数码管-FPGA/CPLD development, based VHDL, lit an eight digital tube
adder-8segmengt-display
- FPGA/CPLD开发，基于VHDL语言的加法器实现，并用数码管显示-FPGA/CPLD development, based on VHDL adder implementation, and use digital tube display
multiplying-unit
- FPGA/CPLD开发，基于VHDL语言的乘法器的实现，数码管显示-FPGA/CPLD development, based on the realization of VHDL language multipliers, digital display
D-trigger
- FPGA/CPLD开发，基于VHDL语言的D触发器的实现-FPGA/CPLD development, based on VHDL implementation of the D flip-flop
USB_BLASTER_code
- 用于制作ALTERA FPGA的下载线（USB_BLASTER）的CPLD逻辑代码（VHDL代码）。-USB BLASTER CODE DDFP SDFA SDE DSF DOD DOE DOE DOIII DEG SDAF, FSGR SE.
KEY
- fpga cpld 程序 key 按键 按键检测 verilog hdl
beep
- fpga cpld verilog hdl 语言 代码程序 beep 控制
CPLD_LED
- fpga cpld verilog hdl 语言 代码程序 led 控制
I2C
- fpga cpld verilog hdl 语言 代码程序 beep 控制
switch
- fpga cpld verilog hdl 语言 代码程序 开关 控制