搜索资源列表
img2raw
- 利用matlab读取灰度图数据并转换成raw,便于对raw用做DSP、单片机或者FPGA处理的源数据-read using Matlab gray level data and converted into raw, raw easy to do using DSP, MCU or FPGA processing of source data
ds099
- Spartan3系列FPGA的完全数据手册,包括所有的四个模块,是了解该系列FPGA的官方数据文献-Spartan3 FPGA series of the complete manual data, including all four modules, is the understanding of the FPGA series of official information literature
fpga_ofdm
- 这是篇<基于FPGA 的OFDM 宽带数据通信同步系统设计与实现>, 觉得甚是有用,大家共同学学。
studyonhighspeedandrealtimestorage
- 以“宽幅盖面阵立体测绘小相机”项目为课题背景,深入的研究了高速图像传输,图 像实时压缩和压缩图像数据的实时存储问题 ATA,fpga-"Wide Coverage RUF small, three-dimensional mapping camera," project subject to the background and in-depth study of the high-speed image transmission, Image compression
FPGA_GFP
- 基于FPGA的GFP(通用成帧协议)封装数据成帧的实现。
epp_sram
- verilog语言编写的FPGA代码。功能为pc机通过epp不断写数到sram中,然后pc发送中断信号打断写过程读取sram中的数据。rar包中包含epp协议,模块文件和测试文件(test)。
cy7c68013fpga
- BulkIn是FPGA向CY7C68013发送数据 BulkOut是FPGA从CY7C68013接收数据,可以用LED显示
FPGA_write_sram
- FPGA向SRAM中写入数据,VHDL编程
designforvideobasedonSDRAM
- 在信息处理中,特别是实时视频图像处理中,通常都要对实现视频图像进行处理,而这首先必须设计大容量的存储器,同步动态随机存储器SDRAM虽然有价格低廉、容量大等优点,但因SDRAM的控制结构复杂,常用的方法是设计SDRAM通用控制器,这使得很多人不得不放弃使用SDRAM而使用价格昂贵的SRAM。为此,笔者在研究有关文献的基础上,根据具体情况提出一种独特的方法,实现了对SDRAM的控制,并通过利用FPGA控制数据存取的顺序来实现对数字视频图像的旋转,截取、平移等实时处理。
DSP_FPGA
- 数据采集\\基于DSP和FPGA的高精度数据采集卡设计
FPGA_bit_clock_data_recovery
- 基于FPGA的新型数据位同步时钟提取(CDR)实现方法
phasemeasure
- 本代码为一个相位控制器的源程序,可以实现移项,调幅,调频功能,该代码包含两个部分,一部分是由8051内核单片机构成的人机界面控制,令一部分是由fpga构成的相位数据处理,双方通过8位数据口线进行通信,通信协议为我自己所编写不具有通用性,该代码实现了8051与fpga的简单通信与协作,同时发挥了不同平台各自的优势,8051控制,fpga做算法
HighSpeedAD
- FPGA的高速数据采集程序的编写,VHDL语言
FPGASignalTimFrequencyDomainAnalysisPlatform
- FPGA输出数据的时频域分析GUI界面, 可观察信号的时域频域波形,星座图眼图等特性
HIGHSPEEDDIGITALDOWNFREQUENCYTRANSFORMbasedonnewty
- 介绍了一种基于新型FPGA的高速数字下变频的实现方法 它充分利用数字下变频的优化算法以及FPGA领域的新技术去除由于数据速率过高而造成的各种瓶颈,极大地减少了计算量 和FPGA片内资源的消耗.
expt83_rsvscp
- 基于fpga和sopc的用VHDL语言编写的EDA数据采集电路和简易存储示波器
sdsdi
- DVB系统的SDI数据数据传输接口,FPGA设计实现
shuma
- 7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计,输出信号LED7S的7位分别接如图6-1数码管的7个段,高位在左,低位在右。例如当LED7S输出为 \"1101101\" 时,数码管的7个段:g、f、e、d、c、b、a分
AD7865test1
- verilog hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。
mease_xiangwei
- 低频数字相位测量仪使用单片机和FPGA来共同实现,FPGA完成测量时间差,而单片机完成数据的读取、键盘控制和显示等功能。