搜索资源列表
UpdateApp1.2
- 这是FPGA的升级程序，C#发送bin文件给FX3，然后FX3再把数据通过SPI通信发送给FPGA-This upgrade program the FPGA, C# FX3 sent to the bin, and then FX3 data to the FPGA via SPI communications
spi_slave
- FPGA实现SPI接口的从机功能，接收和发送全双工运行，接收到的数据以八位LED灯显示-FPGA to achieve the SPI interface the machine function, receive and send full-duplex operation, the received data to eight LED lights
ZYH
- (7,4)汉明译码、串口接收和数码管显示综合实验。在该实验中，要求能够利用计算机的串口发送汉明码字（可以是没有错误的汉明码字，也可以是有一个比特错误的汉明码字）；然后利用FPGA进行串口数据接收；接收后进行(7,4)汉明译码，并将译码后的结果送给七段数码管进行显示。要求使用4个七段数码管，其中2个数码管用于显示从串口接收到的数据，另一个数码管用于显示汉明译码后的正确信息比特，最后一个数码管用于指示出错比特的位置。-(7,4) Hamming decoding, receiving the ser
uartfifo
- 串口通信例程，使用FIFO数据缓存。Verilog源码，基于FPGA的uart开发，加深理解。-uart communication
uarttx
- fpga板 verilog写的串口发送数据的模块，主要可以看下思路，也是可用的-Fpga board verilog write serial port to send data module, the main can look at ideas, is also available
adc7606
- 给FPGA程序，使之产生信号，驱动AD7606读取数据，并行模式。-give FPGA signal to read AD7606
LAN_TEST12COPY2
- W5500+FPGA NIOS II UDP模式传数据-W5500+FPGA NIOS II UDP u6A21 u5F0F u4F20 u6570 u636E
TLC5620
- 用FPGA做的8位DAC的驱动，数据通过串口发送，测试精度一般。-Drive the use of FPGA in the 8 bit DAC, via a serial port to send data, test precision.
kehshechenxu
- 编制一全双工UART电路，通过试验箱MAX202E转换成RS232电平，与计算机进行通讯实验，设置8个按键，按键值为ASIC码“1”~“8”，通过串口发送给计算机，在计算机上显示键值，同时在数码管最高位显示；计算机可发送“0”~“F”的ASIC码，FPGA接收后在数码管低位显示0~F。通过按键可设置波特率。 要求：波特率为三种 1200、2400、9600，由1个按键选择，3个LED分别指示； 数据格式为1位起始位、8位数据位和一位停止位； 上位计算机发送接收软件可使用
IIC读写EEPROM发送到PC串口
- 能实现用IIC读EEPROM并且将读取的数据通过串口发送到PC端，以及在PC端通过串口发送数据给FPGA，再利用IIC将数据写入EEPROM(The program can realize that FPGA read the data from EEPROM by IIC and then send it to PC by UART,and that PC send the data to FPGA by UART and then write the data to EEPROM by
uartverilog
- FPGA利用串口、FIFO实现串口收发数据(FPGA using serial port, FIFO serial transceiver data)
uart_2_pc
- 实现FPGA和PC通过串口传输数据，已经通过验证，可以结合自己的设计直接拿来用(ealize FPGA and PC to transmit data through serial port)
01_MODEL_FIXED
- FPGA控制时钟以及数据的传输相位调节，可以很方便地进行ADC等高速接口的动态相位调整；(FPGA control clock and data transmission phase adjustment, can be easily carried out ADC and other high-speed interface dynamic phase adjustment;)
20170808_fifo_xc5v_v1.5
- FPGA通过fifo进行数据的载入载出，实现数据的暂时存储和传递(FPGA through fifo data loading and unloading, to achieve temporary storage and delivery of data)
FPGA_stm32f4_fsmc通信
- STM32和fpga联合调试通信 利用arm模拟FSMC信号，与STM32通信 进而实现数据的交换和通信(Joint debugging communication between STM32 and FPGA Using arm to simulate FSMC signals and communicate with STM32 And then to achieve data exchange and communication)
PCITest
- 通过在FPGA内部的数据源产生40Mbps的数据，FPGA对数据进行缓冲后，每52ms左右向主机发出一次中断，请求进行DMA传输，每次DMA的大小为228352字节。另附C++上位机软件代码(By generating 40Mbps data from the data source inside the FPGA, the FPGA buffers the data and sends an interrupt to the host every 52ms or so, requesting
RS
- 本文设计了基于FPGA的，用verilog HDL语言描述的在伽罗华域GF（ ）上的RS（6,4）编码器。在ISE软件上用verilog HDL语言分别对每个模块进行描述，然后在软件上进行编译、仿真，最终实现RS（6,4）编码，下载之后用chipscope采集数据，分析符合仿真结果，达到设计的要求。(This paper is designed based on FPGA, described by Verilog HDL language in Galois field GF () on RS
RS232
- 应用RS232实现PC端与FPGA的双向通信，可以实现收发数据的功能。(Bidirectional communication between PC and FPGA)
CH03_RGMII_UDP_TEST
- 基于RGMII的UDP网络数据通信，学习FPGA的千兆以太网通信(RGMII based UDP network data communication, learning FPGA Gigabit Ethernet communications)
uart
- FPGA的串口通讯程序，可以实现数据的发送和接受。(FPGA serial communication program, you can achieve data transmission and acceptance.)