CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - fpga 滤波

搜索资源列表

  1. yuyin

    0下载:
  2. 在FPGA上实现声卡接口,电子琴,滤波比较器,最终实现语音通信
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:56055
    • 提供者:wangmixia
  1. 20100407

    0下载:
  2. 用MATLAB仿真的数字下变频程序,变频,滤波未用matlab函数,而是用代码完成,便于移到DSP或FPGA上。供参考。-Using MATLAB simulation of digital down conversion process, conversion, filtering is not used matlab functions, but with code completion, easier to move on a DSP or FPGA. For reference.
  3. 所属分类:matlab

    • 发布日期:2017-04-07
    • 文件大小:10768
    • 提供者:sss
  1. median-filter

    0下载:
  2. 基于FPGA的图像中值滤波算法的优化及实现vhdl-中值滤波 利用VHDL语言实现三级流水线中值滤波-FPGA-based image filtering algorithm optimization and realization of vhdl-median filter using VHDL language three pipelined median filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:670
    • 提供者:站长
  1. fir

    0下载:
  2. 利用FPGA中verlog HDL实现FIR滤波功能,可自行设置相关参数,生成模块-Verlog HDL in the use of FPGA realization of FIR filtering, the provision of the relevant parameters can generate module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:908016
    • 提供者:libaogang
  1. fpgashuzilvbo

    0下载:
  2. FPGA&CPLD数字电路设计 数字滤波电路 设计-fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:581202
    • 提供者:wuqing
  1. DDCFPGA

    1下载:
  2. 针对DVB-T标准ETSI EN 300 744 V1.5.1,设计了可用于DVB-T接收整机的多速率DDC模块,并在FPGA中仿真实现.在复用数字振荡混频模块的基础上,根据输入信号的不同带宽(6M/8MHz)选择不同的抽取滤波器组完成抽取因子为3或4的多速率处理任务,利用两级半带滤波器(HBF)级联完成4倍抽取滤波,单级奈奎斯特滤波器完成3倍抽取滤波.-For the DVB-T standard ETSI EN 300 744 V1.5.1, designed for DVB-T recei
  3. 所属分类:Project Design

    • 发布日期:2017-04-07
    • 文件大小:309237
    • 提供者:王楚宏
  1. fenbushisuanfa

    0下载:
  2. 分布式算法在20多年前被首次提出,但直到Xilinx发明FPGA的查找表结构以后,分布式算法才在20世纪90年代初重新受到重视,并被有效地应用在FIR滤波器的设计中。 分布式算法是基于查找表的一种计算方法,在利用FPGA实现数字信号处理方面发挥着重要的作用,可以大大提高信号的处理效率。它主要应用于数字滤波、频率转换等数字信号处理的乘累加运算。 -see up
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:112539
    • 提供者:张锴
  1. dmfilter

    0下载:
  2. gps接收机伪码捕获时采用的匹配滤波器,能完成接收码的捕获。-gps receiver pseudo-code used to capture the matched filter, receiving yards to complete the capture.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1140
    • 提供者:易凯
  1. phase_detector

    0下载:
  2. 基于FPGA的应用设计,语言采用Verilog HDL。功能是实现对光栅尺信号的相位鉴别和滤波。-FPGA-based application design, language, use of Verilog HDL. Function is to realize the grating scale signal phase identification and filtering.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:112572
    • 提供者:Eric Wong
  1. FPGA_UART

    0下载:
  2. 本例用VHDL语言在FPGA上实现UART的控制,包括了波特率发生器,接收器,发送器,奇偶校验模块,以及滤波模块和测试模块,能让您更透彻的了解UART的工作原理。-In this case the FPGA using VHDL language to achieve UART' s control, including the baud rate generator, receiver, transmitter, parity modules, and filtering module
  3. 所属分类:Com Port

    • 发布日期:2017-05-19
    • 文件大小:5170208
    • 提供者:xinhua
  1. Verilog

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-12
    • 文件大小:13293
    • 提供者:明义
  1. Design_and_implementation_of_pipeline_structure_of

    0下载:
  2. 描述基于FPGA的图像滤波的流水线结构设计与实现-Descr iption of image filter based on FPGA Design and Implementation of the pipeline structure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:215746
    • 提供者:全球
  1. SPCfilte

    0下载:
  2. 程控滤波器的设计文档,滤波芯片为ltc1068,程控放大器为ad603,采用FPGA产生DDS.-SPC filter design documents, ltc1068 chips for filtering, program-controlled amplifier for ad603, based on FPGA produce spurious.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:336467
    • 提供者:jack
  1. ImplementationofHighSpeedUpDownConversionFIRFilter

    0下载:
  2. 为了对FPGA 的资源占用量最小,以便实现 片上系统(SoC)设计,充分利用了上下变频过程中I,Q 数据流的特点,仅用一套滤波器运算单元分时复用对I,Q 滤波,同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。-Benefiting from the characteristics of I and Q data streams in the converter。 one set of computation units is multiplexed to fil
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:172129
    • 提供者:cslbetter
  1. Code_for_MedianFilter33

    0下载:
  2. 包含边缘探测的中值滤波FPGA工程,分辨率1024x16-Contains the edge detection filter in the value of the FPGA project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:53973
    • 提供者:
  1. 86verilog

    0下载:
  2. 以FPGA 芯片为平台构建了数字信号滤波实时处理模块, 给出了 50Hz 陷波器的切比雪夫Ê 型 IIR 数字 滤波器 4 阶级联的结构, 提出了对滤波器系数量化的逼近方法, 完成了基于 FPGA 的陷波器实现, 并成功地实现了 对含有工频 50Hz 噪声干扰的心电信号的滤波处理, 通过与M at lab 计算所得到的滤波处理效果进行比较分析, 结 果表明: 基于FPGA 采用切比雪夫Ê 型 4 级级联结构的 IIR 数字滤波器的误差满足设计要求- W ith t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:15742
    • 提供者:任伟
  1. Digital-filter-design

    0下载:
  2. 数字成形滤波器设计及FPGA实现 本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。-Digital filter design and FPGA realization of forming this paper, the digital baseband signal pulse shaping filter applications, principle and implementation were studied.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:657896
    • 提供者:rei
  1. FFT

    0下载:
  2. FFT滤波FPGA 可以在FPGA板上实现FFT滤波,工程程序-FFT FGPA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6384680
    • 提供者:彭书浙
  1. ep2c35_5_5_fir_test

    0下载:
  2. 利用fpga来设计滤波器 计算速度快,可靠性强!滤波效果很好,值得信赖-Filter design using fpga to calculate the speed, reliability! Filter works well, trustworthy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:395576
    • 提供者:伍龙
  1. april2010_1

    0下载:
  2. 基于FPGA的方向滤波指纹图像增强算法实现。目前指纹识别已发展成应用最广泛的一种生物识别技术。-The direction of FPGA-based fingerprint image enhancement filtering algorithms. Currently the most widely used fingerprint recognition has become a kind of biometric technology.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:928767
    • 提供者:单善
« 1 2 3 45 6 7 »
搜珍网 www.dssz.com