搜索资源列表
曼彻斯特码
- 今天看了一下从fpga上下的曼彻斯特编解码的程序,感觉不是很清楚,仿真了一下,更迷茫了,大家看看为啥这程序要这么编呢? 程序比较长,不过写的应该还是不错的,看了后应该有收获。 总的思路是这样: 1 通过一个高频的时钟检测wrn信号,如果检测到上升沿,则表明开始编码,将输入的8位数据转为串行,并编码,然后输出。 2 定时信号是从高频时钟16分频后得到的,在wrn上升沿后16分频使能,在编码结束后禁止分频输出。 3 no_bits_sent记录串行输出的位数,应该是从0010到1
soft.php
- 跳转在 FPGA 上实现H.264/AVC 视频编码标准-Jump on FPGA achieve H.264/AVC Video Coding Standard
qep_data_bus
- 基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的-address bus interface based on the four frequency signal encoder interface FPGA Verilog HDL
tnn7_code_201212141110
- 人脸检测与跟踪是一个重要而活跃的研究领域,它在视频监控、生物特征识别、视频编码等领域有着广泛的应用前景。该项目的目标是在FPGA板上实现实时系统来检测和跟踪人脸。人脸检测算法包括肤色分割和图像滤波。通过计算被检测区域的质心来确定人脸的位置。该算法的软件版本独立实现,并在matlab的静止图像上进行测试。虽然从MATLAB到Verilog的转换没有预期的那样顺利,实验结果证明了实时系统的准确性和有效性,甚至在不同的光线、面部姿态和肤色的条件下也是如此。所有硬件实现的计算都是以最小的计算量实时完成的
红外接收解码
- 红外接收解码 工程说明 本案例实现了编码格式为“引导码+地址码+数据码+数据反码”的红外发送数据进行接收和解码,并将收到的数据显示到七段译码器上。 案例补充说明 在实际的产品设计或业余电子制作中,编码芯片并一定能完成要求的功能,这时就需要了解所使用的编码芯片到底是如何编码的。只有知道编码方式,我们才可以使用单片机或数字电路去定制解码方案。(Infrared receiving and decoding Engineering descr iption In this case the enc
FPGA 2017.08.18
- 实现步进电机驱动+加减速控制+编码器检验。(Stepper motor drive + acceleration and deceleration control + encoder test.)
ENCODE_8B_10B
- 8B_10B编码器FPGA设计,平台上验证,结果可用。(Design of FPGA encoder 8B_10B,reading out crc after calculating the value.)
hf_mot
- 电机驱动及编码器同步采样,内部兼具多重滤波采样处理算法。(Motor drive and encoder synchronous sampling, the internal multi filter sampling and processing algorithm.)
嵌入式视频处理基本原理-中文版
- 嵌入式视频处理基础,对各种视频格式及视频数据流信号解码与编码进行了详细的介绍,做视频处理不可多得的工具书(Embedded video processing basis, a variety of video formats and video data stream decoding and coding are introduced in detail, very helpful for video processing)
jingxiang_beipin
- 实现编码器鉴向和4倍频,可用于电机测速等。(To achieve encoder and 4 times the frequency, can be used for motor speed and so on.)
07_uart_test
- uart通信协议的Verilog编码实现,以及完整的测试文件。(UART communication protocol Verilog encoding implementation, as well as a complete test file.)
ENC_ab_dir
- 产生相差90°的AB相脉冲,并且模拟AB相位的超前或滞后,用于ABZ编码器信号的分析(The AB phase pulse with a difference of 90 degrees is produced and the AB phase is simulated forward or lagging, for the analysis of the signal of the ABZ encoder)
一种基于FPGA的相位测量方法_陈兴文
- 一个基于扩频水印的MATLAB程序调试好的,大伙可参考一下,互相学习 (Spread-spectrum watermark based on a MATLAB program debugging good, everyone can make reference to learn from each other)((Spread-spectrum watermark based on a MATLAB program debugging good, everyone can make refe
pcm.tar
- 在FPGA开发板上实现通信中PCM30/32系统的时分复用,编码,解码,串并行转换,以及同步识别(On the FPGA development board, we complete time division multiplexing, encoding, decoding, serial parallel conversion and synchronization identification of PCM30/32 system in communication.)
myTurbo_test
- Turbo编码的FPGA实现,采用了(7,5)RSC编码和循环移位交织,帧长度128bit(The FPGA implementation of Turbo coding adopts (7, 5) RSC coding and cyclic shift interleaving, and the frame length is 128bit.)
Desktop
- 一个简单的8 - 3 编码器,主要适用于初学人员参考,很好的例程。(A simple program means to encoder.)
ldpc_decoder_802_3an
- LDPC的编码模块和解码模块,实现802-3an协议的编码(The module of LDPC to implement the coding of the 802-3an protocol)
EDA
- 本设计是在Quartus ii开发环境下采用VHDL语言实现的AMI/HDB3编码器课程设计。(This design is a course design of AMI / HDB3 encoder implemented by VHDL language in the development environment of Quartus II.)
FPGA-module
- 关于FPGA的调频、解调、编码、解码并实现发送和接收的同步
宽带单载波频域均衡系统设计与FPGA实现
- 单载波频域均衡(SC-FDE)是数字通信中克服多径衰落的有效技术。宽带通信系统中 应用单载波频域均衡系统设计,实现137.5 MHz 载波下27.5 Mbps 的码元传输速率。同时在系统中 添加1/2 码率卷积码与(239,223)里德-所罗门(RS)码的级联信道纠错编码,提高系统的可靠性。完成 单载波频域均衡系统设计,分析设计系统的关键技术,最终在现场可编程门阵列硬件平台上进行 系统实现、调试和验证,完成系统实际误码率的测试。