搜索资源列表
fifo
- 异步fifo，用Verilog编写，包含testbench，已经通过modelsim调试，内含文档和波形图-Asynchronous fifo, to prepare to use Verilog, including testbench, debug modelsim has passed, including documents and wave
gps_tracking
- 澳大利亚新南威尔士大学研究的GPS接收机的FPGA跟踪模块的.v程序，包括载波跟踪环路、码跟踪环路、通道累加等模块。-The University of New South Wales, Australia, the study of the FPGA tracking GPS receiver module. V procedures, including the carrier tracking loop, code tracking loop, the channel accumulati
Fingerprint_Normalized_FPGA_code
- 指纹图像归一化FPGA代码,v格式，不错的代码-Fingerprint image normalization FPGA code, v format, a good code
TVbox_242_V1.0_schematic
- CVBS TO VGA 原理图.是个完整的方案,其余的程序,说明文档也会陆续发上来.-CVBS TO VGA schematic. Is a complete program, the rest of the procedures, documentation will all be made up.
vga
- 基于EPM1270的VGA显示器接口源码Verilog-Based on the EPM1270
top
- FPGA程序的top.v文件，主要实现DDS信号发生器功能，通过定时器，可简单实现输出幅值无极跳变-FPGA procedures top.v documents, the main function of DDS signal generator, through the timer can be simple to achieve the output amplitude wuji hopping
stopwatch
- 基于fpga的停表设计vudl编写，使用vhdl编写的.v文件。-the stopwatch based on fpga written with vhdl
altera_avalon_uart_init
- 用v-hdl写的基于fpga的串口驱动程序希望对大家有帮助-With v-hdl Writing FPGA-based serial driver would like to have everyone help
sourcefile
- 在Altera公司的Cyclone系列FPGA开发板上试验的按键中断程序，希望对那些学习中断开发的初学者有帮助。 pio_key.v是verilog编写的按键中断程序，对应四个按键，按其中任何一个键都可以发送一个中断； keyint.c是Nios中编写的C程序，用于检测按键的中断，如果检测到中断，会检测是哪个按键按下，从而执行相应的程序！ -In Altera' s Cyclone series FPGA development board interrupt key test
caiyang
- 种用FPGA 实现对高速A/ D 转换芯片的控制电路,系统以MAX125 为例,详细介绍了含有FIFO 存储器的A/ D 采样控制电路的设计方法,并给出了A/D 采样控制电路的V HDL 源程序和整个采样存储的顶层电路原理图.-Species with FPGA to achieve high-speed A/D conversion chip control circuit, the system as an example to MAX125 details FIFO memory cont
xapp460
- xilinx hdmi tx rx verilog code
IIC_slave_code
- I2C slave 代码，可以完成从机功能-about I2C slave code about I2C slave code
fft
- 基4快速傅里叶变换，涉及cordic算法，可以用来学习-fft
mp4format
- MP4文件格式说明，方便你了解MP4的文件格式。-MP4 file format descr iption, allowing you to understand MP4 file format.
SEED-FEM025
- 合纵达FPGA开发板，原理图V-4系列，包括powerpc-fpga
48_fir_4_tb
- fpga控制lcd1602的v-log源码-fpga control lcd1602 the v-log Source
48_fir_tb_1
- fpga控制lcd1602的v-log源码-fpga control lcd1602 the v-log Source
lcd_palace
- FPGA的设计键盘LCD显示的波动开关层序详细功能、包含内容说明v-LCD
dial_test
- 通信系统大型实验板上有2组拨码开关，分别为S1、S2，相对应的管脚为114、116、117、118、119、120、121、122、130、131、132、133、135、136、137、138，拨S1或S2的ON或OFF，观测被控制的输出端口（定义为pal1和pal2）变化，对应ON输出端口为高电平，对应OFF输出端口为低电平，此为简单的FPGA测试程序dial_test.v-Large-scale experiment on-board communication system DIP sw
MX7821
- A/D模拟数字转换模块采用的是MX7821芯片，该芯片为双列直插20脚封装，管脚定义如图1所示。具体可以参考MX7821数据手册。MX7821读数据时序如图2所示。注意：MX7821最高工作频率为1MHz，也就是读信号RD周期不要小于1us。通信系统大型实验板上的MX7821没有外围芯片，有一个INPUT输入接口，输出8位数据线直接与FPGA相连。一个简单的数据采集程序MX7821.v-A/D digital conversion module is MX7821 chips, the chip