搜索资源列表
veriloghdl-Prog-of-IR
- 采用verilogHDL语言编程，对4x4键盘进行编码并且调制成红外遥控信号，适用于可编程逻辑器件的红外遥控解码逻辑设计。-Use verilogHDL language programming, to 4 x4 keyboard encode and made the infrared remote control signal, is suitable for programmable logic devices of infrared remote control decoding log
Fuzzy_Logic_Pertemuan_3
- Reference for fuzzy logic design part 3
lyym
- 驴友社交系统是一个基于场景的Mobile SNS系统，它的目标是开发一种新型的Mobile SNS的结构。这种新型的结构包括不同于传统SNS的新颖的用户界面以及驱动Mobile SNS的逻辑设计。新颖的用户界面使得对于Mobile SNS的访问比以往更加方便。用户可以在他们的旅游途中拍摄照片，然后将照片导入到驴友社交系统中。-The social tour pal is a system based on Mobile SNS system of the scene, its goal is t
mux16
- 该程序中中就是要利用时序逻辑设计方法来设计一个 16 位乘法器-The program is to take advantage of the sequential logic design method to design a 16-bit multiplier
fozzy-logic
- 基于模糊逻辑工具箱的高速公路匝道控制 匝道控制有关的许多概念都具有模糊性，如交通状况(畅通、饱和、拥挤、堵塞等)、匝道排队长度、流量大小、车流稳定性等。本文用MATLAB模糊逻辑工具箱设计高速公路入口匝道控制器，并进行了仿真研究。-Freeway Ramp Control Based on Fuzzy Logic Toolbox Many of the concepts related to ramp control are ambiguous, such as traffic cond
SPI-slave-system
- FPGA时序逻辑设计：串行外围设备接口SPI从设备系统，包括串行时钟线SCK，主机输入/从机输出MISO，主机输出/从机输入MOSI和低电平有效的从机选择线SS。环境为Quartus。-FPGA Timing Logic Design: Serial Peripheral Interface SPI Slave Device System Includes Serial Clock Line SCK, Host Input/Slave Output MISO, Host Output/Slave
MS_PetShop4.0
- 一个好的分层式结构，可以使得开发人员的分工更加明确。一旦定义好各层次之间的接口，负责不同逻辑设计的开发人员就可以分散关注，齐头并进。例如UI人员只需考虑用户界面的体验与操作，领域的设计人员可以仅关注业务逻辑的设计，而数据库设计人员也不必为繁琐的用户交互而头疼了。每个开发人员的任务得到了确认，开发进度就可以迅速的提高-A good hierarchical structure, can make the division of labor more clear. Once the interfac
定点乘法器设计
- 讲解FPGA逻辑设计的乘法器设计方法，优化逻辑资源(Explain the multiplier design method of FPGA logic design and optimize logic resource)
推箱子
- 简单的逻辑设计，是游戏设计的基础。使用小咸菜设计的框架，很简单的一段代码。(Simple logic design is the basis of game design.oh yeah.Using a small pickle design framework, a very simple piece of code.)
Tutorial9 (2)
- Digital Logic Design
Fundamentals of logic and computer design
- 逻辑与计算机设计基础原书pdf版本，主要介绍计算机原理等。(Fundamentals of logic and computer design)
夏宇闻数字逻辑设计
- digital logic design
StateFlow资料
- stateflow系统仿真分析及设计，对程序逻辑设计大有帮助(The simulation analysis and design of stateflow system is helpful to the logic design of program)
StopWatch
- 利用Verilog实现数字秒表（基本逻辑设计分频器练习） 设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过程中也要无条件地进行清零操作。 设置启/停开关。当按下启/停开关后，将启动秒表输出，当再按一下启/停开关时，将终止秒表的输出。 采用结构化设计风格描述，即先设计一个10分频电路，再用此电路构建秒表电路。(Using Verilog to realize digital stopwatch (basic l
L5 - Combinational Logic Design with Verilog
- combinational circuits
IC设计流程和设计方法
- IC的设计可以分为两个部分，分别为：前端设计（也称逻辑设计）和后端设计（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。(The design of IC can be divided into two parts: front-end design (also called logic design) and back-end design (also known as physical design). These two parts do not h
1
- 简单的组合逻辑设计，简单分频时序逻辑电路的设计，利用条件语句实现计数分频时序电路(Simple combinatorial logic design, design of simple frequency division sequential logic circuit and Realization of counting frequency division timing circuit by conditional statement)
定时器.DSN
- 数字逻辑设计——定时器 1． 设计一个能在0～60分钟内定时的定时器 2． 定时开始工作红指示灯亮，结束时绿指示灯亮 3． 可以随意以分为单位，在60分范围内设定定时时间 4． 随着定时的开始，显示器显示时间，如定时10分，定时开始后显示器依次是0-1-2-3-4-5-6-7-8-10进行即时显示 5． 定时结束时，手动清零(Digital logic design - timer 1. to design a can in 0~60 minutes timer timer 2. timer
HW1_alu_v1
- Arithmetic logic unit (ALU)是在電腦處理器之中其中一個組成單元,ALU 有 數學、邏輯、還有一些設計過的運算在電腦之中。(8-bit ALU Design is an unit of computer, it can process computation and logic.)
交通灯控制
- 包含proteus仿真文件及c语言程序，在开发板上进行过运行。利用双色LED显示电路，和四位静态数码管显示电路模拟十字路口交通信号灯。4位LED数码管显示时间，双色LED灯显示红绿灯状态。熟悉交通信号灯控制逻辑。设计一个十字路口的交通灯控制电路，要求南北方向和东西方向两个交叉路口的车辆交替运行。每次绿灯变红灯时,要求黄灯先亮3S,才能变换运行车辆。东西方向、南北方向车道除了有红、黄、绿灯指示外，每一种灯亮的时间都用数码管显示器进行显示（采用倒计时的方法）。考虑到特殊车辆情况，设置紧急转换开头。(