搜索资源列表
sy1_yt
- 在max-plus 环境下使用vhdl语言实现用半加器组成全加器的功能。-In the max-plus environment, using vhdl language component with half adder full adder function.
VHDL
- 该系统利用VHDL语言、PLD设计出租车计费系统，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并动态扫描显示车费数目 -In this system, VHDL language, PLD design taxi billing system to MAX+ PLUS Ⅱ software as a development platform to design a taxi meter syst
100vhdlsimple
- 100个vhdl例子，对初学者很有用，可以用MAX+PLUS 2来编译仿真的-100 vhdl example, useful for beginners, you can use the MAX+ PLUS 2 to compile the simulation
longwen
- 本文先介绍了整个系统的硬件电路设计，而后用VHDL硬件描述语言完成了系统控制程序的编写，并对系统进行了程序仿真及调试验证。本文特别详细的讨论了系统程序的编写，因为他关系到整个系统的功能实现，也是本设计的重点所在。设计中选用Protel 99se作为电路图编辑软件，选用Max+plusⅡ作为仿真环境。-This article first describes the overall system hardware design, then use the VHDL hardware descr
jtxhd
- EDA开发系统MAX+PLUSⅡ软件平台基础上模拟交通信号灯-traffic light
VHDL-ASK
- 基于VHSL语言的的ASK调制与解调，用max+plus进行了仿真及分析-VHSL language based on the ASK modulation and demodulation, with max+ plus simulation and analysis
cangyongEDAgjzn
- 4.1 Altera MAX+plusⅡ操作指南 4.1.1 MAX+plusⅡ10.2的安装 4.1.2 MAX+plusⅡ开发系统设计入门 4.2 Xilinx ISE Series的使用 4.2.1 ISE的安装 4.2.2 ISE工程设计流程 4.2.3 VHDL设计操作指南 4.2.4 ISE综合使用实例 4.3 Lattice ispDesignEXPERT的使用 4.3.1 ispDesignEXPERT的安装 4.3.2 原理图输入方式设计
cunchuqi
- 利用MAX+PLUS进行存储器设计 并且进行了编译 仿真 得到了波形图-Using MAX+ PLUS for memory design
AutomobiletaillightcircuitPLDrealization
- 这个话题主要基于可编程逻辑器件,用硬件描述语言(VHDL)硬件描述语言(VHDL),采用“自顶向下”的设计方法,写一汽车尾灯控制器芯片,并且使用“最大加二世的软件模拟的结果。-This topic is mainly based on programmable logic devices, use VHDL VHDL, adopting "top-down" design methods, write an automobile tail light controller chip, and u
pc8_1
- MAX+PLUS II BASELINE Version 8.1 Software
booth1.dir
- booth multiplier in max-plus 10.2
AmaxBmin
- alpha max plus beta min algorithm
Maxplus2_Tut_v3.0
- max plus book. tutariol.
2
- EDA的课程设计，利用VHDL语言、PLD设计基于FPGA的出租车计费系统，选用ALTERA公司低功耗、低成本、高性能的FPGA芯片EPF10K10，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了编译，功能仿真和下载。使其实现计费以及预置和模拟汽车启动、加速、停止、暂停等功能，并动态扫描显示车费数目。-EDA curriculum design, the use of VHDL language, PLD design FPGA-based taxi billing s
MUXplus2
- Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。本资源分七节内容详细的讲解了MUX+PLUSⅡ软件的操作及应用。-Altera Max+ plus Ⅱ is provided by FPGA/CPLD development integration environment, Max+ plus Ⅱ friendly interface and easy to use, known as the ED
eda
- 该系统利用VHDL语言、PLD设计出租车计费系统，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并动态扫描显示车费数目。-The system uses VHDL language, PLD design taxi billing system to MAX+ PLUS Ⅱ software as a development platform, the taxi meter system was desi
vhdl
- 基于FPGA的技术，使用MAX +PLUS软件仿真的，应用vhdl语言实现汉字滚动显示-Based on FPGA technology, the use of MAX+ PLUS simulation software, application vhdl language Chinese scroll
count
- 1．用VHDL设计具有清除端、使能端，计数范围为0~999的计数器，输出为8421BCD码； 2．用VHDL设计十进制计数器（BCD_CNT）模块、七段显示译码器电路（BEC_LED）模块和分时总线切换电路（SCAN）模块。 3．用MAX+plusⅡ进行时序仿真。 -1. VHDL design with a clear end to end so that the count range of 0 to 999 in the counter, the output is 8421B
mul_ser12
- 本源码是用Verilog编写的12位移位相加乘法器的设计源码，开发软件为MAX+PLUS，已经测试通过。-The Verilog source code is written in the sum of 12-bit shift multiplier design source code, developing software for the MAX+ PLUS, has been tested.
VHDL5.2
- In this report the design, implementation and testing of a Combination State Lock Machine from the given information, all of the design steps will be carried out using altera Max Plus II software package.