CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - parallel to serial vhdl

搜索资源列表

  1. MonitorB

    0下载:
  2. 用VHDL写的一个信息监视系统,包括对信息的整形、串并转换和奇偶校验等 还有状态的判断,信息格式的判断等 一个监视器-VHDL write a monitoring system, including the shaping of information, serial-to-parallel conversion and parity status judgment, the judgment of the information format monitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:794215
    • 提供者:xiaok
  1. no1

    0下载:
  2. VHDL做的16位并行输入转16同步串行输出-VHDL to do 16-bit parallel input to 16 synchronous serial output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:2988
    • 提供者:
  1. sy2

    0下载:
  2. 用vhdl编写的一个状态机,主要用于将串行AD ltc1196采集的数据转换成并行输出-Use VHDL to write a state machine, mainly used for converting data from the serial AD ltc1196 parallel output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:300200
    • 提供者:辰南
  1. DEMOs

    0下载:
  2. VHDL各类源文件,串并行转换,显示时钟,阵列显示等-VHDL source files of various types, serial to parallel conversion, clock display, an array of display
  3. 所属分类:Other systems

    • 发布日期:2017-05-07
    • 文件大小:1173430
    • 提供者:朱晓
  1. piso8_ok

    0下载:
  2. 串并转换,VHDL版,epm570t100c芯片-Serial to parallel conversion, VHDL version, epm570t100c chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:157077
    • 提供者:HAM
  1. my_multiplier

    0下载:
  2. 一个VHDL编的简单乘法器,基本原理设计如下图所示: 将两个操作数分别以串行和并行模式输入到乘法器的输入端, 用串行输入操作数的每一位依次去乘并行输入的操作数, 每次的结果称之为部分积, 将每次相乘得到的部分积加到累加器里, 形成部分和, 部分和在与下一个部分积相加前要进行移位操作。-A simple multiplier VHDL series, the basic principles of design as follows: two operands, respectively, ser
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-12
    • 文件大小:704
    • 提供者:Justin
  1. vhdl_sp_ps

    0下载:
  2. 用VHDL实现的串行数据与并行数据相互转换的程序代码-Using VHDL to achieve the serial data and parallel data conversion program code
  3. 所属分类:Windows Develop

    • 发布日期:2017-12-14
    • 文件大小:65536
    • 提供者:肖伯特
« 1 2 3»
搜珍网 www.dssz.com