搜索资源列表
QuartusPII
- QUARTUSII 软件的详细使用方法及说明 备注很详细 通熟易懂-Software QUARTUSII detailed use method and showed that the remarks were detailed ripe and easy to understand
AnJian_1602
- 计算器设计。采用了现场可编程逻辑器件FPGA设计，并基于VHDL语言实现加减乘除功能，并用十进制显示在数码管上。计算部分为加法器、减法器、乘法器和除法器组成。使用Altera公司的QuartusII开发软件进行功能仿真并给出仿真波形，并下载到试验箱,用实验箱上的按键开关模拟输入，用数码管显示十进制计算结果。通过外部按键可以完成四位二进制数的加、减、乘、除四种运算功能，其结果简单，易于实现。-Calculator design. Using a field programmable logic d
voter7
- 七位表决器，在QuartusII 13.0中，使用原理图输入，分模块设计，并带有仿真波形-Seven input voters,Designed in QuartusII 13.0,using schematic input design, Three module design, and simulation waveform
des3
- 基于FPGA的des3加密算法，在QuartusII环境下编译-Encryption algorithm of des3, built under QuartusII
vga
- 基于FPGA的vga图片显示，将程序下载到单片机开发板上，然后连接电脑显示屏，可以在电脑屏幕上显示图片，需要用到Quartusii软件进行下载-FPGA-based image display vga, download the program to the microcontroller development board, then connect the computer screen, you can display a picture on a computer screen, you
am-wave
- AM波的vhdl方法实现，quartusii上亲测。图形法-AM wave VHDL method to achieve, QuartusII on the pro test. Graphic method
UART_RS232_Altera
- 在Altera开发板上实现RS232串口通信，平台为CycloneII，可通过QuartusII软件修改引脚移植到其它平台-Realize RS232 serial communication on Altera development board, platform for CycloneII, through software QuartusII modify pin portable to other platforms
FIFO
- FIFO读写操作，quartusII VHDL IP FPGA-FIFO VHDL IP FPGA
7-16
- CIC滤波器的VERILOG HDL语言实现，通过QUARTUSII软件编译通过，仿真结果是正确的
traffic
- 用quartusII编写，实现双向交通灯运行，仿真ok，可以直接下板子-Quartus II with a written two-way traffic lights running simulation ok, directly under the board
dds_generater
- 波形发生器，可以生成正弦波、三角波、方波、锯齿波；可以选择输出频率和幅度，基于DDS设计，verilog和QuartusII开发-Waveform generator can generate sine, triangle, square wave, sawtooth wave you can the output frequency and amplitude, DDS-based design, verilog and development QuartusII
Graphic-design-
- 基于QUARTUSII图形输入电路的设计 1、 通过一个简单的3—8译码器的设计,掌握组合逻辑电路的设计方法。 2、 初步了解QUARTUSII原理图输入设计的全过程。 3、 掌握组合逻辑电路的静态测试方法。 -Graphic design QUARTUS II based on the input circuit
Gray-code-encoder
- 1、 了解格雷码变换的原理。 2、 进一步熟悉QUARTUSII软件的使用方法和VHDL输入的全过程。 3、 进一步掌握实验系统的使用。 -Gray code encoder VHDL-based design
Adding-counter
- 1、 了解二进制计数器的工作原理。 2、 进一步熟悉QUARTUSII软件的使用方法和VHDL输入。 3、 时钟在编程过程中的作用。 - Including synchronous and asynchronous clear enabled adding counter
Graphics-and-mixed-VHDL-input
- 1、 学习在QUARTUSII软件中模块符号文件的生成与调用。 2、 掌握模块符号与模块符号之间的连线规则与方法。 3、 掌握从设计文件到模块符号的创建过程。 -Circuit design, graphics, and mixed VHDL input
zonghe
- 这是一个verilog编写的计数器，基于quartusii软件，自动计数并显示在数码管上-This is a counter verilog prepared based quartusii software automatically counted and displayed on a digital
ReadFifo
- QuartusII 15.0版本中，在Qsys中建立的自己定制的符合Avalon总线协议的IP核，实现功能将输入的TS流识别并存储到FIFO中，Nios核再通过总线对数据进行读取-QuartusII 15 version of the Qsys in to establish their own custom Avalon bus protocol in line with the IP core, the realization of the function to enter the TS
pic
- 贪吃蛇小游戏 VerilogHDL，FPGA，QUARTUS-Snake game VerilogHDL, FPGA, QUARTUSII
yiweijicunqi
- 移位寄存器的原理图设计，基于quartusII软件。-Shift register schematic design, based quartusII software.
DE2_115_pin_assignments
- de2-115引脚的配置，quartusII的设置-de2-115 configuration pins, quartusII settings