搜索资源列表
SdramTest
- 该工程为DM642对SDRAM芯片MT48LC4M32的读写控制程序，可以用来作为SDRAM芯片的测试程序-The project for the DM642 to read and write to the SDRAM chip MT48LC4M32 control procedures that can be used as the SDRAM chip test program
JEDEC
- DDR SDRAM的JEDEC标准，对DDR SDRAM的编程学习者有帮助。-The JEDEC standards for DDR SDRAM, DDR SDRAM programming for learners help.
socdesignandtest
- SoC是系统级集成，将构成一个系统的软/硬件集成在一个单一的IC芯片里，它一般包含片上总线、MPU核、SDRAM/DRAM、FLASH ROM、DSP、A/D、D/A、RTOS内核、网络协议栈、嵌入式实时应用程序等模块，同时，它也具有外部接口，如外部总线接口和I/O端口。通常，SoC中包含的一些模块是经过预先设计的系统宏单元部件（Macrocell）或核（Cores） ，或者例程（Routines），称为IP模块，这些模块都是可配置的，因此，基于SoC的设计方法学也称为基于IP的嵌入式系统设计
060109
- 介绍使用同步动态RAM(SDRAM)扩展嵌入式DSP系统高速超大容量外部存储空间的设计方法 结合已成功实现的、基于TMS320C6201的数字信号处理系统,论述使用IS42S16400SDRAM 芯片设计DSP片外同步存储系统的具体实现方案 详细讨论TMS320C6201的EMI与SDRAM 的接口设计及编程方法。-Describes using synchronous dynamic RAM (SDRAM) extended high-speed large-capacity embedded
CCD
- 本设计主要用来进行图像采集处理，通过摄像头采集图像信息，经过插值算法后存储到外部SDRAM，然后读取图像数据，进行边缘滤波处理后经VGA输出到屏幕上。-This design is mainly used for image acquisition and processing,through the camera capture image information,after interpolation to the external memory after the SDRAM,and th
sdram_control
- 基于硬件语言Verilog的一个sdram控制器的设计以及仿真-Verilog language, a hardware-based controller design and simulation sdram
sdram_controler
- sdram controler希望对大家有用啊-sdram controler
SDRAM1
- 这是一个控制sdram的程序，用verilog编写的-This is a control program sdram, prepared with verilog
sdram_initializer
- sdram模块控制功能，读取nop的sdram的机器- This module takes care of write, read and NOP state machine of SDRAM controller
loader-2.6.16-sat-sd.tar
- 缥缈九哥开发的AT91RM9200中带SDRAM测试的LOADER-AT91RM9200 ethereal Jiu Ge in the development of test LOADER with SDRAM
source
- 本源码是 基于VERILOG的SDRAM的开发与实现 并能实现 刷新，预充电，突发长度为8字节等功能 已验证，可用-The source is based on the SDRAM VERILOG development and implementation and to achieve refresh, precharge, a burst length of 8 bytes and other functions have been verified, the available
lm3s9b95
- TI（德州仪器）公司最新M3 9000 系列处理器的数据手册（英文原版）。这款处理器具有256的FLASH 96KSRAM 内置SDRAM总线接口。可以很好的兼顾安全性（代码内置）和处理能力（数据可以储存在廉价的SDRAM中）。主要型号包括lm3s9b90-lm3s9b96 其中9b96包含有内置固化的safertos。是一款值得一看的芯片。-TI (Texas Instruments) latest M3 9000 series processor data sheet (English or
sdramcntl
- SDRAM Burst程序在XC3S系列FPGA有成功-SDRAM Burst Source code for XC3S series FPGA
YLP2440
- 1.1 YLP2440开发板简介 YLP2440开发板硬件资源: 中央处理器 ── CPU: Samsung S3C2440A，主频400MHz； 外部存储器 ── SDRAM：64MB； ── NAND Flash：64MB（K9F1208，用户可自己更换为16M、32M或128M的NandFlash） 串口 ── 两个五线异步串行口，波特率高达115200bps； 网络接口 ── 一个10M/100M网口，采用DM9000AEP，带联接和传输指示灯；-1.1 YLP2440 Developm
Sdram_Control_4Port
- SDRAM 两读口 两写口标准SDRAM的控制器-SDRAM Two read the mouth two to write the mouth SDRAM standard controller
_SDRAM
- 一个基于c的详细的dsp5509外扩sdram的例子-dsp5509 sdram
PlatformBuilder
- 本文总结了Platform Builder如下常见编译错误及其解决方案： 1、Ram start overlaps rom binary 2、Failed to initialize from CECONFIG.H. 3、Bootloader 引导OS 到SDRAM 后无法执行，提示“Dabort exception!!!”（数据中止异常） 4、Could not find file E:\WINCE500\PBWorkspaces\study_catalog\RelDirsmd
sdram
- 使用VERILOG访问SRAM的程序，有需要的可以拿来借鉴-SRAM using VERILOG access procedures can be used in need of reference
ccd
- 高速高分辨率CCD器件的实用化是近年图像采集领域的一个研究热点。选用科学级柯达 新型高分辨率可见光面阵CCD KA I- 0304设计了一种高速图像采集系统。该系统采用KSC - 100作为时序发生器驱动面阵CCD 和信号处理器AD9840A, 实现对CCD面阵输出模拟信号的高速A /D转换, 并将信号快速转存至片外SDRAM 存储器, 经USB 采集系统将数据发送到计算机。系统采用相关双采样( CDS)技术滤除信号中的相关噪声, 提高了系统的信噪比, 采集速度达40Mb it / s, 具
DSPSDRAM
- DSP与SDRAM的接口设计，介绍了DSP开发中的SDRAM的接口设计，内容详细。-DSP and the SDRAM interface design, describes the development of the SDRAM of the DSP interface design, detailed.