搜索资源列表
FPGA_serial(verilog)
- 采用verilog语言编写的关于串口通信的程序，可以参考，希望有所帮助。-Verilog language on the serial communication program can help.
01-The-basis-of-routine-verilog
- 是alter公司开发板上的，一些基础例程，包括串口、LED灯，计数器等等。-Alter development board, some basic routines, including the serial port, LED lights, counters, etc..
verilog
- verilog hdl 写的一个串口程序，编译仿真都已经通过-the verilog hdl write a serial program, compile simulation have passed
UART_RS232(verilog)
- /本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作
Verilog-Serial-communication
- Verilog在DE2实现串口通信，通过上位机给DE2发送数据，并反馈给上位机-Verilog serial communication in the DE2 DE2 send data through the host computer, and feedback to the host computer
verilog--serial-port-communication
- 自己看了很多材料以后，精心整理的串口通信实验原理和指导，在网上找了很多代码，大部分因为没有很好的注释，看起来很头疼，于是自己写了一份，附带详细的注释，在modelsim仿真器上已经得到验证，现在传上来，仅供参考。-verilog codes for serial port communication
Verilog-UART
- 功能：UART串口通讯实信实验 描述：本程序共四个模块 模块1：接收数据的波特率发生模块，接收模块在接收到下降沿时，通过标志位启 动该模块的波特率计数器，并在计数中返回一个采样标志位给接受模块， 通知接收模块采样； ---------------------------------------------------------------------- 模块2：数据接收模块，该模块一旦监测到数据输入端有下降沿，就立即启动波 特率（标志位置1），并使
uart_latest.tar
- VERILOG串口IP核，在XC2S200E测试过-UART IP CORE
serial-pc-verilog
- 串口 和 pc 端通信的verilog程序 ！适合初学者 ！ 代码简单 ，结构清晰！-Serial and pc client communication verilog program! Suitable for beginners! The code is simple, clear structure!
Verilog-interface
- 基于fpga的verilog语言 实现的串口接收发送数据编程-fpga serial
SDRAMverilog
- SDRAM verilog 串口实例 带有RTL图 及详细的注释-SDRAM verilog RTL serial examples with diagrams and detailed notes
verilog--uart--fpga
- 基于verilog的串口通信实验指导和源程序-Verilog based serial communication experiment guide and source code
UART-Verilog-source
- Verilog编写UART串口例程，实现FPGA与上位机串口通信，利用ASCII码进行大小写转换，在Xilinx Virtex-5开发板测试通过-UART serial routines written in Verilog, FPGA serial communication with the host computer using the ASCII code case conversion, in the Xilinx Virtex-5 development board test
Verilog-RS232
- 本程序是在FPGA里面模拟RS232串口，并在已调试成功。-This procedure is simulated in FPGA RS232 serial port, and in the debugging success
FPGA-rs232(verilog)-2
- FPGA rs232串口收发程序，3个程序任意选择，全部可用-FPGA rs232 serial transceiver procedures, three procedures arbitrarily selected, all available
fpga-verilog-my_uart
- FPGA串口通信，另一种方法，总共用了三种方法，请点击用户名查看，总有你满意的-FPGA Serial communication
uartip
- fpga verilog 串口 波特率可调-fpga verilog
uart-verilog
- 经典rs232串口Verilog源代码，晶振可随意根据具体情况更改，代码风格非常清晰，明了！-Classic rs232 serial Verilog source code, the crystal can be altered depending on the circumstances, the code style is very clear, clear!
Uart-Verilog
- verilog实现串口通讯，包括verilog代码和testbench代码-verilog serial communication, including the verilog code and testbench Code
UART
- verilog IO模拟串口,用IO模拟uart进行串口通讯，无需硬件串口(Verilog io analog serial port, using io simulation UART serial communication, no hardware serial port)