搜索资源列表
vhd2vl-2.4.tar
- convert VHDL files to Verilog files
2^n-divor
- 2的n次方分频设计,可以实现任意分频。使用verilog编写-n th power of 2 crossover design, you can achieve any frequency. Use verilog to write
digital-equalizer-Verilog
- 硕士论文。主要包括:1、均衡器的设计原理 2、码间串扰与均衡原理 3、自适应均衡算法,主要介绍迫零算法、LMS算法、RLS算法 4、LMS自适应均衡器的Verilog设计 5、以上算法的matlab仿真-Master thesis. The main contents are as follows: 1, the design principle of the equalizer 2, intersymbol interference (ISI) and equilibrium principl
verilog-juanjima
- 卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快-Convolutional code is an important forward error correction channel coding method, and
HW.2-adl-zohre-saeedi-89411015
- fulladder 8 bit verilog
Verilog-IIC-read-MPU6050-Filter
- 本代码实现了读MPU6050 三轴6个数据,用其中的GY和AZ、AX结合融合滤波算法,解出X单轴角度,并在黑金开发板的EP4C15F17C8芯片上调试成功,±5°范围内LED灯灭,左右摆动时相应左右灯亮。 顶层模块每隔5ms,发出一个is_read高电平,下面的模块读取一次数据,并计算,更新LED状态。有关计算都用的ip核,占用资源很大。希望对小小小小白有所帮助。 -Verilog codes read 6 axis data of MPU6050, and use GY AZ AX w
base2-8fft-verilog
- 一个实现基2 8点傅里叶变换的verilog程序-A multi-point Fourier transform matlab program, you can see the real and imaginary parts of processed data.
Verilog-DATAS-xiayuwen
- 3.1 引言 3.2 Verilog HDL基本结构 3.3 数据类型及常量、变量 3.4 运算符及表达式 3.5 语句 3.6 赋值语句和块语句 3.7 条件语句3.8 循环语句 3.9 结构说明语句 3.10 编译预处理语句 3.11 语句的顺序执行与并行执行 3.12 不同抽象级别的Verilog HDL模型 3.13 设计技巧-3.1 Introduction 3.2 Verilog HDL basic structure 3.3
oledv1.2
- zedboard OLED显示 verilog程序-Zedboard OLED display verilog program
traffic-light-Verilog
- 交通灯分为X组和Y组,每组包括了2位倒计时数码管和红黄绿三色LED信号灯(每组包括﹢、-两小组,显示内容一样),考虑到应用需求,要求芯片可通过I2C接口连接到上位机,以调节内部控制寄存器,此为Verilog代码,包含led、seg、timer等模块。-Traffic lights are divided into groups X and Y groups, each including two digital countdown yellow-green and red LED lights
SPI转I2C
- SPI协议至IIC协议转换的verilog代码(SPI protocol to IIC protocol conversion Verilog code)
comparator
- COMPERATOR 2位比较器,含测试(COMPERATOR 2 bit comparator, including testbanch)
3_8_decoder_20170407
- 一个简单的38译码器程序,内附真值表,在本实验例程程序中用于Cyclone 2。(A simple program for 38 decoder.)
fenpin
- 可以实现n+0.5倍的分频,本程序是利用50MHz的FPGA开发板实现分别实现10MHz,2.5MHz的分频时钟。(N+0.5 times can be achieved frequency division, this procedure is to use 50MHz FPGA development board to achieve, respectively, 10MHz, 2.5MHz frequency division clock.)
xapp739_axi_mpmc
- 本程序用ISE13.2打开,可直接下载到ml605板子上,进行dvi端口测试。(This procedure opens with ISE13.2, can be downloaded directly to the ml605 board, DVI port test.)
plj
- 2秒闸门时间频率计,以及一个分频器,使用FPGA及verilog语言实现(2 second gate time frequency meter)
lab1
- lab assignment 2 in verilog
game
- (1)设计一个由甲、乙双方参赛,有裁判的 3 人乒乓球游戏机。 (2)用 8 个(或更多个)LED 排成一条直线,以中点为界,两边各代表参赛双方的位置,其中一只点亮的 LED 指示球的当前位置,点亮的 LED 依此从左到右,或从右到左,其移动的速度应能调节。 (3)当“球”(点亮的那只 LED)运动到某方的最后一位时,参赛者应能果断地按下位于自己一方的按钮开关,即表示启动球拍击球。若击中,则球向相反方向移动;若未击中,则对方得 1 分。 (4)一方得分时,电路自动响铃 3s,这期间发球
Johnaon_counter
- 本设计为六位约翰逊(Johnson)计数器,首先给大家介绍一下什么是约翰逊计数器,它又称扭环计数器,是一种用n位触发器来表示2n个状态的计数器。它与环形计数器不同,后者用n位触发器仅可表示n个状态。2~n进制计数器(n为触发器的个数)有2~n个状态。若以6位二进制计数器为例,它可表示64个状态。但由于8421码每组代码之间可能有二位或二位以上的二进制代码发生改变,这在计数器中特别是异步计数器中就有可能产生错误的译码信号,从而造成永久性的错误。而约翰逊计数器的状态表中,相邻两组代码只可能有一位二进
I2Csalve.v
- Modified I2C salve design 1. Asynchronous design: ASIC or FPGA design option 2. 8 bits CSR RW interface: 0~15, address and control 3. PAD not included 4. Altera CPLD verified