搜索资源列表
GFEInvertor
- 用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序
add
- verilog加法器产生第0 位本位值和进位值产生第1 位本位值和进位值产生第2 位本位值和进位值
3-1
- 自动卖报机，5分一份，有1，2，5分类型的硬币。verilog状态机
verilog1
- 基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。
H.265_X86_DEMO
- ZPAV（小名H265），凝集 形态，分形，模糊，小波，数字图象处理学 等数学精华， 我 感受到了她的威猛的能量，听到了她的呐喊！她如春雷， 震撼着 单薄数学（DCT+ME+HUFFMAN等）的MPEGxx和H26xx的古老统治！ ZPAV (H.265) 基本算法 ：V0,V6 用了 二维小波；V8 用了 三维小波；V9 用了 四维小波； P帧（ME） 使用了 小波域运动估计；声音(A0,A6,A8,A9), 运动矢量（MV） 使用了 广义小波。 Z
adc
- 编写verilog代码 利用实验箱上的A/D芯片完成模数转换。输入电压由实验箱提供，其幅值在0~5V间变化，由电位器控制。输出信号显示输入的模拟电压值，由数码管显示为2位BCD码的形式。
FT245_R_W
- USB芯片FT245BM读写代码,在Quartus II V7.2上测试成功!---Verilog语言.
PicoBlaze_Embedded
- verilog语言编写，ISE8.2开发的，基于8位cpu PicoBlaze的程序
usb_funct.tar
- Verilog语言描述的USB 2.0接口和新功能固件。
erfenpindevhdlyuveriloghdl
- 这是关于2分频的vhdl实现和verilog hdl实现，都已经仿真验证了其正确性，大家可以对比参考。
and2_gate
- 这是用Verilog HDL编好的2选一数据选择器 可以直接使用 没有密码
divider
- 基于srt-2算法，利用verilog实现16位定点无符号数除法器（除数、被除数均由16位整数和16位小数组成，商由32位整数和16位小数构成，余数由32位小数组成）
verilog_UART
- This Verilog HDL descr iption implements a UART Version 1.1 : Original Creation 2.1 : added comments
crc_16
- 利用verilog实现的一个（2,1,2）卷积码的编码器,很有用的哟!
VB219
- （2，1，9）VB译码器Verilog代码
UART
- 用FPGA实现了RS232异步串行通信，所用语言是VHDL，另外本人还有Verilog的欢迎交流学习，根据RS232 异步串行通信来的帧格式，在FPGA发送模块中采用的每一帧格式为：1位开始位+8位数据位+1位奇校验位+1位停止位，波特率为2400。由设置的波特率可以算出分频系数，具体算法为分频系数X=CLK/(BOUND*2)。
verilogCourseware14-22
- 北京大学verilog课件(2),补充上面一个,第14章到第22章内容.
liangzhu
- FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用，验证通过，工程环境为Altera Quartus II
viterbi
- (2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过
ps2_ipcore_design
- 电子测量技术 ELECTR0NIC MEASI瓜EMENT TECHN0L0GY 第29卷第3期 2006年6月 PS／2设备接口IP核设计 王 豪黄启俊常 胜 (武汉大学物理学院微电子与固体电子学实验室武汉430072) 摘要：用Verilog硬件描述语言实现了PS／2设备接口的II)核设计，详细描述了II)核的结构划分和各模块的 设计思想，并在FPGA上进行验证。结果表明此 核功能正确，可以方便地在SOPC系统中复用。