搜索资源列表
verilog.HDL.examples
- 许多非常有用的 Verilog 实例: ADC, FIFO, ADDER, MULTIPLIER 等-many very useful Verilog examples : ADC, FIFO, ADDER, MULTIPLIER etc.
FIFO
- 一个可以综合的Verilog 写的FIFO存储器 内附文档说明-a comprehensive Verilog can write FIFO memory attached document shows
FIFO
- 异步FIFO控制器的Verilog设计与实现
FIFO-DC
- FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合
fifo
- 高速FIFO,verilog设计。速度高达130Mhz
fifo
- 使用Verilog语言编写,把FPGA配置成一个fifo
fifo-ram
- 采用Verilog语言描述的FIFO和双端口RAM源代码。
fifo
- 同步FIFO( Verilog HDL )
verilog_fifo
- verilog fifo
FIFO
- verilog开发的FIFO,经过验证,有完整版本的测试程序,经典之作
FIFO
- 异步FIFO verilog实现 异步FIFO verilog实现
FIFO
- 一个异步的FIFO的VERILOG程序,有测试程序
FIFO
- fifo.v verilog实现的先进先出存储器
异步FIFO的VERILOG实现(格雷码)
- 使用格雷码实现异步FIFO
IDT FIFO 控制代码
- IDT FIFO的Verilog控制读写代码
实用verilog代码(乘法器,触发器,FIFO等)
- 本文件包含一些实用verilog程序代码,包括乘法器,除法器,伽罗瓦域乘法器,CORDIC数字计算机的设计,异步FIFO设计,伪随机序列应用设计,RS(204,188)译码器的设计,都是可综合的。对研究这部分的朋友有一定的帮助。
CY7C68013读写FIFO源代码
- CY7C68013读写FIFO源代码(Verilog),已测试
Verilog_CY7C68013-SLAVE-FIFO
- 用VERILOG 编写 CY7C68013 usb数据采集SLAVE FIFO模式驱动程序 ,已验证过-Prepared with the VERILOG CY7C68013 usb data acquisition SLAVE FIFO mode driver, has proven
FIFO
- 基于FPGA的FIFO控制器的设计与实现,ISE,verilog-FPGA-based design and implementation of FIFO controller, ISE, verilog
FIFO64
- FIFO级联,利用verilog语言实现Xilinx FIFO18单元的多个级联,增大FIFO深度。-FIFO cascade, using Verilog Xilinx FIFO18 language to achieve a number of cascade units, increasing the FIFO depth.