CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl 课程设计

搜索资源列表

  1. mimasuo2

    1下载:
  2. VHDL的课程设计,密码锁,去年我们课程设计我的程序,很好的程序,请验收。可以做VHDL课程设计用 去年我的开发环境是 max.pulls2
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:561872
    • 提供者:likunzhou
  1. vhdl

    0下载:
  2. 本源码设计了自动电子琴,是本人课程设计的题目。
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:13550880
    • 提供者:sunlina
  1. vhdl

    0下载:
  2. 课程设计 报告多信号 发生
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:120898
    • 提供者:shinan
  1. VHDL_electronic_organ

    0下载:
  2. 简易电子琴,可以弹奏音乐。本课程设计主要内容是基于VHDL语言并利用数控分频器设计硬件电子琴,利用GW48作为课程开发硬件平台,键1至键8设计为电子琴键。某一个LED显示当前的按键的音节数。-Simple organ, can play music. The main contents of this curriculum design is based on the VHDL language and the use of digital hardware design divider org
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:266826
    • 提供者:lsb
  1. VHDlclock

    0下载:
  2. 数字秒表的VHDL课程设计 通过硬件测试 精确到ms 最大可计时为24小时 -Digital stopwatch curriculum design through the VHDL hardware testing is accurate to ms maximum time of 24 hours
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:436266
    • 提供者:li
  1. QinYuchu

    0下载:
  2. 用vhdl做的计算机组成原理课程设计的资料,实现加法运算,进行求和,仿真实例等资料!-Vhdl to do with the computer information on the composition of curriculum design principles to achieve the addition operation, a sum, simulation examples, etc.!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:848378
    • 提供者:23432
  1. vhd_design

    0下载:
  2. 我学习VHDL的课程设计,是多功能数字钟,有闹钟,秒表等功能,多指教-I learned VHDL course design is multi-functional digital clock, there is an alarm clock, stopwatch functions, multi-Zhi Jiao
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:348691
    • 提供者:GUO-xc
  1. vhdl

    0下载:
  2. 一个简单的VHDL课程设计源码,能用且成功-Curriculum design, a simple VHDL source code, can be used and the success of
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:152074
    • 提供者:Dling
  1. clock

    0下载:
  2. 秒表的verilog语言实现,个人课程设计代码,已验证!实现显示秒,分,时暂停,修正等功能。-Stopwatch' s verilog language implementation, personal curriculum design, code, and has been verified! Implementation show seconds, minutes, suspended, amendment and other functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1707
    • 提供者:张文宝
  1. qiangda

    1下载:
  2. EDA课程设计智力抢答器 四路抢答器的设计以及程序和视屏 软件运行环境是:Quartus 9.1-EDA curriculum design intelligence Responder four answering device design and process and Screen software operating environment is:Quartus 9.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9161812
    • 提供者:shaozhen
  1. clock

    1下载:
  2. vhdl做的简单的时钟,显示时分秒,可调时分,亮度。eda课程设计时所作。-vhdl do a simple clock display minutes and seconds, adjustable hours, brightness. eda made in curriculum design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1941
    • 提供者:shuoyoung
  1. Taxi

    1下载:
  2. EDA课程设计出租车计价器的VHDL语言设计的程序 出租车计价器:5KM起计价,起始价5元,每公里1.2元;传感器输出脉冲为0.5m/个;每0.5km改变一次显示,且提前显示(只显示钱数)-EDA curriculum Taximeter the VHDL language design process Taximeter5KM from the valuationthe starting price of 5 yuan1.2 yuan per kilometersensor output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:165114
    • 提供者:李小璐
  1. ANSWER

    1下载:
  2. 采用VHDL设计的抢答器,抢答时间10秒钟,10秒内无人抢答,则抢答按键失效。显示抢答的队伍号。适合做课程设计。-Design using VHDL Responder, Responder for 10 seconds, no answer in 10 seconds, then the answer in key failure. Display answer in team numbers. Suitable curriculum design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:872
    • 提供者:
  1. zzchufaqi

    0下载:
  2. vhdl 除法器 eda课程设计用。 设计一个两个五位数相除的整数除法器。用发光二极管显示输入数值,用7段显示器显示结果十进制结果。除数和被除数分两次输入,在输入除数和被除数时,要求显示十进制输入数据。采用分时显示方式进行,可参见计算器的显示功能。-divider vhdl eda curriculum design purposes. Design a two five-digit integer divider division. Enter the value with the lig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:521983
    • 提供者:
  1. EDA课程设计

    0下载:
  2. 这是一个NB的EDA课程设计报告,使用VHDL语言编写,一看就懂。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:328745
    • 提供者:上扬
  1. 1024点FFT的VHDL代码

    0下载:
  2. 自己编写的1024点FFT的代码,里面含有说明,程序和仿真波形,课程设计格式,编译通过,程序可以作为参考
  3. 所属分类:文档资料

    • 发布日期:2013-08-07
    • 文件大小:1004251
    • 提供者:quxinnh@126.com
  1. 《VHDL语言》课程设计报告 微波炉定时控制器

    0下载:
  2. 这是一篇《VHDL语言》课程设计报告,关于微波炉定时控制器。
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2014-07-21
    • 文件大小:187378
    • 提供者:DAISHAOQI
  1. 学校课程设计

    0下载:
  2. 五人表决器和PCM调制的vhdl设计的代码和仿真报告。(Code and simulation reports for five voter registers and PCM modulated VHDL designs are presented.)
  3. 所属分类:其他

    • 发布日期:2017-12-27
    • 文件大小:1064960
    • 提供者:86752027
  1. 数字系统课程设计

    0下载:
  2. Metro tickets system. Simulating the tickets sales system of metros.(Codes in doc. Simulating the tickets sales system of metros. With ISE, in VHDL.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:5299200
    • 提供者:KevinZZ
  1. 课程设计-数字钟

    2下载:
  2. 具有计时 设置时间 闹钟 秒表 功能的数字钟设计 外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-07-15
    • 文件大小:13769728
    • 提供者:peennnnnn
« 1 23 4 5 6 7 8 9 10 »
搜珍网 www.dssz.com