搜索资源列表
Interface 8051 to Coolrunner CPLD(Xilinx App)
- Interface 8051 to Coolrunner CPLD(Xilinx App)
Xilinx FPGA设计进阶(提高篇）
- Xilinx FPGA设计进阶(提高篇）-advanced Xilinx FPGA design (Advancement Part 1)
fpga设计实用教程
- 关于xilinx fpga设计的一个全方位教程。电子版，方便阅读和使用。省去了买书的价格。
Xilinx官方的6个EDK实验
- Xilinx官方的6个EDK实验，很详细的
并口的CPLD烧录线，通过跳线支持三大厂家的CPLD/FPGA(Altera,Xilinx,Lattice)
- 并口的CPLD烧录线，通过跳线支持三大厂家(Altera,Xilinx,Lattice)的CPLD/FPGA烧录,附有电路图与Verilog HDL文档.使用的芯片为XC9572XL-VQ64
Xilinx 和Altera FPGA 调试过程
- Xilinx 和Altera FPGA 调试过程
add xilinx embeded ip
- add xilinx embeded ip
并串转换XILINX
- 嵌入式中实现并串转换的VERILOG程序+VHDL程序两个版本，是xilinx版本的，权威但繁琐
xilinx 培训资料
- xilinx 电子设计竞赛 培训资料
Xilinx ISE 使用入门手册.doc
- Xilinx ISE 使用入门手册.doc
xilinx ISE 10.1 使用教程.doc
- xilinx ISE 10.1 使用教程.doc
VHDL上机手册(基于Xilinx ISE & ModelSim).doc
- VHDL上机手册(基于Xilinx ISE & ModelSim).doc
FPGACPLD设计工具──Xilinx+ISE使用详解
- FPGACPLD设计工具──Xilinx+ISE使用详解
FPGA 做的音频信号分析仪
- 使用 Xilinx 的 FPGA 做的音频信号分析仪,附详细说明及 VHDL 源程序.
UART参考设计，带16byte缓冲，Xilinx提供
- UART参考设计，带16byte缓冲，Xilinx提供
xilinx verilog 例程
- 里面包含大量由浅入深的verilog code，欢迎下载
Xilinx spartan 6 DDR 测试源代码
- Xilinx FPGA Spartan 6 上可运行的软核microblaze以及外设DDR, SPI,UART等测试代码
成功移植到Xilinx Virtex6下的LWIP源码
- 成功移植于xilinx virtex6下面的LWIP协议栈，成功实现1G以太网TCP/UDP，UDP下实际测试数据传输率可打到900Mbps以上
ps2的fpga实现
- 用XILinx ISE 仿真 spartan3E 测试过的 PS2接口程序
数字时钟管理器，xilinx公司开发板集成时钟
- 数字时钟管理器，xilinx公司开发板集成时钟，实现分频、倍频等功能。-Digital clock managers, xilinx development board integrated clock divider, multiplier, and other functions.