CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 并串 转换

搜索资源列表

  1. ofdm-fangzhen

    0下载:
  2. OFDM 的仿真程序,包括调制,并串转换,ifft,并串,加前缀,fft,解调,-OFDM simulation program, including modulation, parallel to serial conversion, ifft, and string, prefix, fft, demodulation,
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-06
    • 文件大小:1554
    • 提供者:张明
  1. I2S

    0下载:
  2. 此设计主要是完成音频I2S格式数据流的串并转换和并串转换,用VHDL描述-This design is to complete the audio I2S format data stream serial to parallel conversion and parallel to serial conversion in VHDL
  3. 所属分类:Audio program

    • 发布日期:2017-03-21
    • 文件大小:5473
    • 提供者:
  1. para_serial

    0下载:
  2. 利用Verilog语言实现串并转换和并串转换,方便CPU和单片机之间通信 -Verilog to implement a serial-to-parallel conversion and parallel-to-serial conversion, to facilitate communication between the CPU and the microcontroller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:162833
    • 提供者:郭名坤
  1. multiplex

    0下载:
  2. 四路信息时分复用和解复用,包含串并转换,并串转换,提取帧同步,分频,移位寄存器。-Quad information time-division multiplexing and demultiplexing, contains the string conversion, parallel-serial conversion, extracting the frame synchronization, frequency division, the shift register.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:1188278
    • 提供者:yingao
  1. ps_transfer

    0下载:
  2. verilog HDL语言编写的8位并串转换,使用状态机实现可综合-Using verilog HDL language realize parallel-to-serial conversion, using the state machine to achieve ,can comprehense
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:957
    • 提供者:hedy
  1. parallel8_serial

    0下载:
  2. V5 FPGA中8:1并串转换输出,可供初学者参考设计,涉及 OSERDES 原语的使用-the use of "OSERDES"
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1451
    • 提供者:lkg
  1. para2serial

    0下载:
  2. 并串转换模块,用于serdes编码器后面的部分,转换后用于LVDS发送。-And string conversion module, part of the back of the encoder for serdes, after conversion to LVDS transmitter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:689021
    • 提供者:peter
  1. 74HC165

    0下载:
  2. 8051系列单片机控制74HC165并串转换-c51程序-8051 Series MCU control 74HC165 and string conversion-c51 program
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:592
    • 提供者:inuedw
  1. serial_to_para

    0下载:
  2. verilog状态机实现并串转换serial_to_para,本人已调试并仿真成功,绝对可用-verilog state machine and string conversion,i think it is very important to someone who is ready to learn verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:718
    • 提供者:范志荣
  1. OFDM

    0下载:
  2. OFDM系统仿真,包含串并转换,QAMmap,IFFT转换,并串转换之类。-OFDM System Simluation
  3. 所属分类:3G develop

    • 发布日期:2017-04-15
    • 文件大小:6055
    • 提供者:杨尚飞
  1. Example-s1-1

    0下载:
  2. 面积和速度的互换是FPGA/CPLD设计的一个重要思想。从理论上讲,一个设计如果时序余量较大,所能运行的频率远远高于设计要求,那么就能通过功能模块复用减少整个设计消耗的芯片面积,这就是用速度的优势换面积的节约;反之,如果一个设计的时序要求很高,普通方法达不到设计频率,那么一般可以通过将数据流串并转换,并行复制多个操作模块,对整个设计采取“乒乓操作”和“串并转换”的思想进行处理,在芯片输出模块处再对数据进行“并串转换”。从宏观上看,整个芯片满足了处理速度的要求,这相当于用面积复制换取速度的提高。面
  3. 所属分类:Other systems

    • 发布日期:2017-04-29
    • 文件大小:236050
    • 提供者:zhuchaoyong
  1. bd_psk_decoder20150303

    0下载:
  2. 对DQPSK调制解调技术的FPGA实现进行了比较全面的研究,利用nQpSK调制技术实现了码速20oKbps的调制器。调制载频3.2MHz、带宽18oKHz、带外抑制大于45dB,调制器设计达到预定要求。解调器硬件完成,软件未全部实现,但完成了CIC滤波器、载波跟踪环、位定时同步、并串转换等几个关键模块的设计。对解调器做了实验测试,验证了相关模块设计的正确性,解调器中重要的载波同步功能己能实现-DQPSK modulation and demodulation techniques for FPG
  3. 所属分类:GPS develop

    • 发布日期:2017-05-26
    • 文件大小:8906822
    • 提供者:lvhenan
  1. chuanbing-and-bingchuan

    0下载:
  2. 基于FPGA的通信,实现串并并串转换,简单容易理解,代码完整,希望对你们有帮助-FPGA-based communication, and achieve string and string conversion, simple and easy to understand, code integrity, and I hope you have help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:206541
    • 提供者:wxl
  1. parell_to_serial

    0下载:
  2. 并串转换代码,8位并行输入,1位串行输出-Serial conversion code, 8-bit parallel input, a serial output
  3. 所属分类:Other systems

    • 发布日期:2017-04-12
    • 文件大小:701
    • 提供者:张瑞
  1. FPGA__source-code__Verilog

    0下载:
  2. FPGA部分基础功能源代码,适合初学者进行学习仿真,代码可读性强,通俗易懂,逻辑清晰。包括触发器,全加器,分频,并串转换,计数器,序列发生器等Verilog语言源代码。- Part of the basic functions of the source code for FPGA.Suitable for beginners to learn the simulation, the code readable, easy to understand, clear logic. Includ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1908551
    • 提供者:张秋爽
  1. piso8_ok_bingchuanzhuanhuan

    0下载:
  2. 本程序是用vhdl开发的实现并串转换功能的程序。(This procedure is developed using VHDL implementation and string conversion function of the program.)
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2017-12-20
    • 文件大小:157696
    • 提供者:zhihuidaxian
  1. 4QAM systemview svu

    0下载:
  2. 4QAM调制解调器的各个模块仿真,包括串并转换,调制解调,并串转换,抽样判决。(4QAM modem each module simulation, including serial and conversion, modulation and demodulation, and string conversion, sampling decision.)
  3. 所属分类:其他

    • 发布日期:2017-12-26
    • 文件大小:8192
    • 提供者:chenglun
  1. uart

    0下载:
  2. VHDL实现串口转换的代码,串行通信的发送器有五个状态:--1.X_IDLE(空闲)状态 : 当UART被复位后,状态机将立刻进入这一状态,在这个状态下, -- 状态机一直等待发送命令XMIT_CMD,当接收到发送命令后,状态机进入X_START状态,准备发送起始位信号 --2.X_START状态 : 在这个状态下,UART发送一个位时间宽度的逻辑'0',信号至TXD,即 -- 起始位,紧接着状态机进入X_SHIFT状态,发一位数据 --3.X_WAIT状态 : 当状态机处于这一个状态时
  3. 所属分类:VHDL/FPGA/Verilog

  1. CSI2TXReferenceDesign

    2下载:
  2. 适用于MIPI-CSI2的并串转换模块,可将RGB、YUV等格式的图像信号转为兼容MIPI数据通道的串行数据信号(It is suitable for the parallel conversion module of MIPI-CSI2, which converts the image signals in RGB, YUV and other formats into serial data signals compatible with MIPI data channels)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:1292288
    • 提供者:renyaozh
  1. OFDM

    0下载:
  2. 一个OFDM系统的仿真:信号的产生、调制、加循环前缀、加窗、并串转换等(The simulation of a OFDM system: signal generation, modulation, adding cyclic prefix, windowing, parallel string conversion, etc.)
  3. 所属分类:通讯编程

    • 发布日期:2018-01-04
    • 文件大小:2048
    • 提供者:haibenben
« 1 2 3 45 6 7 8 9 10 ... 24 »
搜珍网 www.dssz.com