搜索资源列表
documentsoffifo
- 介绍FIFO的文章，关于同步FIFO或者异步FIFO-FIFO introduced an article on synchronous or asynchronous FIFO FIFO
!061210[1].pdf
- 基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片
afito_rtl
- 异步FIFO 已上板试过 并附测试文件
afifo
- 异步fifo的verilog程序，含有测试平台
asynfifo
- 异步FIFO模块： module asynfifo(rst,iclk,oclk,din,wren,rden,dout,full,empty) 异步FIFO的tenchbench： module tb_asynfifo
compareFIFO
- 异步FIFO的指针比较技术，写的比较详细，感兴趣的可以看一下
FIFO
- 一个异步的FIFO的VERILOG程序,有测试程序
37724082FIFO
- 基于Verilog HDL的异步FIFO设计与实现
asynchoronization_FIFO_design
- 《Verilog HDL 语言编程》 异步FIFO设计（基于Verilog)
asyn_FIFOrealizedbyVerilogHDL
- 一个异步FIFO的verilog实现论文
yibufifo
- 详细说明异步fifo的设计 格雷码在地址的编码中的作用，及满空标志的产生
CliffordECummingsFIFO
- 超值奉献，Clifford E. Cummings FIFO关于异步FIFO的两篇文章，同时附有中文解说，主要讲解异步FIFO的实现难点---空满标志的产生，以及读写地址的产生
fifo
- 深度256的异步fifo 使用verilog语言编写的，能够实现简单的读写，存储功能！-256 the depth of asynchronous FIFO
Asynchronous-FIFO-
- 异步FIFO是一种先进先出电路，可以有效解决异步时钟之间的数据传递。通过分析异步FIFO设计中的难点，以降低电路中亚稳态出现的概率为主要目的，大大提高工作频率和资源利用率。-Asynchronous FIFO is an advanced circuit that can effectively solve the data transfer between asynchronous clock. Through the analysis of the difficulties in async
fifo
- 异步FIFO的实现，很经典的三段式状态机的写法。-The realization of the asynchronous FIFO, very classic three-step writing state machine.
fifo
- 使用Verilog实现异步fifo的功能-Use Verilog implementation of asynchronous fifo functionality
fifo
- 异步FIFO的verilog实现，可以参考一下-Verilog asynchronous FIFO implementation, you can refer to
fifo
- FIFO是通过时钟来确定是同步还是异步的，同步FIFO的读写操作是通用一个时钟来控制的。另一方面。两个不同频率或者不同香味的时钟来控制异步FIFO的读写操作。 异步FIFO 跨越时钟域的同步问题-FIFO is determined by the clock is synchronous or asynchronous, synchronous FIFO read and write operations are a common clock control. on the other ha
FIFO_ASY
- 异步FIFO，利用格雷码作异步FIFO指针减少亚稳态产生，利用同步寄存器放置亚稳态的级联传播。(Asynchronous FIFO, using gray code for asynchronous FIFO pointer to reduce metastable, cascade propagation using synchronous register placed metastable.)
异步FIFO的简单设计
- 顶层连接读写模块，调用vivado IP核做缓存模块，实现读空、写满的设计