CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 抢答器 vhdl

搜索资源列表

  1. vhdl-sirenqiangdaqi

    0下载:
  2. VHDL的四人抢答器,希望对大家有所帮助啊,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:159913
    • 提供者:hanohen
  1. whb4to1QDVHDL1

    0下载:
  2. whb4选1抢答器VHDL设计1,比较简单实用,我得课程设计初稿
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4940
    • 提供者:www
  1. VHDL学习的好资料--18个VHDL实验源代码

    9下载:
  2. 20个VHDL实验源代码,包括: 1 交通灯控制器 2 格雷码变换器 3 BCD码加法器 4 四位全加器 5 四人抢答器 6 4位并行乘法器 9 步长可变加减计数器 10 可控脉冲发生器 11 正负脉宽数控信源 12 序列检测器 13 4位流水乘法器 14 出租车计费器 15 多功能数字钟 16 多功能数字秒表 17 频率计 18 七人表决器 19 数码锁 20 VGA彩条发生器
  3. 所属分类:VHDL编程

    • 发布日期:2009-04-26
    • 文件大小:16540
    • 提供者:qjhktk
  1. VHDL

    0下载:
  2. 电子抢答器VHDL语言设计 材料是一图文格式的可能需要读者自己打上去 不过绝对真实-Answer electronic device materials VHDL language design is a graphic format, the reader may need to play up its own absolutely true, however
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1818875
    • 提供者:陈明
  1. bbb

    0下载:
  2. 基于VHDL的数字竞赛抢答器的设计及其仿真-Based on the figure competition Answer VHDL Design and Simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:87233
    • 提供者:孙天雨
  1. wodeshji

    1下载:
  2. 在FPGA上,实现了一个多功能数字抢答器,设置四个抢答按钮,及若干控制台按钮,有计分,抢答,重置,及时等功能-In the FPGA, the realization of a multi-functional digital Answer, and set up four Answer button, and a number of console button, there are points, Answer, replacement, and other functions in tim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:450117
    • 提供者:梁贵轩
  1. qda

    1下载:
  2. 三路智力竞赛抢答器,利用VHDL设计抢答器的各个模块,并使用EDA 工具对各模块进行仿真验证。智力竞赛抢答器的设计分为四个模块:鉴别锁存模块;答题计时模块;抢答计分模块以及扫描显示模块。把各个模块整合后,通过电路的输入输出对应关系连接起来。设计成一个有如下功能的抢答器: (1)具有第一抢答信号的鉴别锁存功能。在主持人发出抢答指令后,若有参赛者按抢答器按钮,则该组指示灯亮,数码管显示出抢答者的组别。同时电路处于自锁状态,使其他组的抢答器按钮不起作用。 (2)具有计分功能。在初始状态时,主持
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:234821
    • 提供者:menglj
  1. 4answermachine

    0下载:
  2. 4人抢答器的一个程序。。功能比较简单,希望对大家有帮助-Answer a procedural device. . Function is relatively simple, we want to help
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:9057
    • 提供者:刘蕾
  1. 5personsanswerdevice

    0下载:
  2. (1) 抢答器线路测试功能:为了保证比赛的正常进行,比赛前需要调试线路能否正常工作。(2) 第一抢答信号的鉴别和锁存功能:可以判断谁最先抢到回答的资格,其相应的绿灯表示抢答成功,并具有锁存功能,一直到下一题开始。(3) 犯规警示功能:可以判断出参赛者有没有在主持人读题的期间按下抢答器,有则相应的红灯亮,同时取消其本轮抢答资格。(4) 计时功能可以预置时间,可以进行倒计时并且将时间显示出来,还有最后十秒警示功能。(5) 计分功能:可以实现加分,并且显示出来。 -5persons answer
  3. 所属分类:SCM

    • 发布日期:2017-05-07
    • 文件大小:1054478
    • 提供者:徐进
  1. answeringdevice

    0下载:
  2. 四人抢答器,本设计室根据抢答器的原理,用vhdl语言写的。具有很强的实用价值。-Four Responder, this Responder Design Studio, according to the principle, using vhdl language written. Has a strong practical value.
  3. 所属分类:Other systems

    • 发布日期:2017-04-16
    • 文件大小:179246
    • 提供者:红儿
  1. snag

    0下载:
  2. 4人抢答器的VHDL源代码.当设计文件加载到目标器件后,按下核心板复位按键,表示开始抢答。然后,同时按下S1-S4,首先按下的键的键值被数码管显示出来,对应的LED灯被点亮。与此同时,其它按键失去抢答作用。-4 Responder of the VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:742
    • 提供者:王唐小菲
  1. qdq

    0下载:
  2. 用vhdl实现的抢答器,能实现20秒抢答倒计时,犯规报警,重置,计分功能。-Responder using vhdl implementation, can achieve 20 seconds to answer in the countdown, fouls alarm, reset, scoring functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:263604
    • 提供者:王瑞
  1. QuadE-ResponderBasedOnVHDL

    0下载:
  2. 基于VHDL语言开发的四路电子抢答器,开发环境为MAX-Plus2-VHDL language development based on four electronic answering device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:92416
    • 提供者:hmy
  1. 8eda

    0下载:
  2. 八位抢答器,在MAXPLUS平台下动行。用VHDL编的八位抢答器,EDA课设的一个经典题目源程序-8 Responder, in MAXPLUS platform moving line. With a series of eight Responder VHDL, EDA courses located the source of a classical subject
  3. 所属分类:Other systems

    • 发布日期:2017-05-10
    • 文件大小:2426125
    • 提供者:周勇
  1. EDA

    0下载:
  2. 基于EDA技术的八路智力抢答器的设计,原理图和VHDL程序-based on EDA technology, intellectual Responderbased on EDA technology, intellectual answering device design, process schematics and VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:384572
    • 提供者:何乐
  1. qiangda

    0下载:
  2. 设计的四人多路抢答器,基于vhdl开发环境-this project is based on vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:805
    • 提供者:束方健
  1. vhdlcoder

    1下载:
  2. 本文件夹包含了16个VHDL 编程实例,仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码(加/减)计数显示器(ADD-SUB)。 二、指示灯循环显示器(LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicount 十、可
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:59211
    • 提供者:李磊
  1. ANSWER

    1下载:
  2. 采用VHDL设计的抢答器,抢答时间10秒钟,10秒内无人抢答,则抢答按键失效。显示抢答的队伍号。适合做课程设计。-Design using VHDL Responder, Responder for 10 seconds, no answer in 10 seconds, then the answer in key failure. Display answer in team numbers. Suitable curriculum design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:872
    • 提供者:
  1. vhdlfourqiangda

    0下载:
  2. vhdl编写的四人抢答器编译后的完整的文件 有波形仿真等-vhdl Responder prepared four documents compiled a complete simulation of such a waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:257159
    • 提供者:蔡璐
  1. qiangdaqi

    0下载:
  2. 简单的使用VHDL语言编写的可在FPGA cycloneIII开发板上实现的三路抢答器(The simple three way answering machine based on VHDL.)
  3. 所属分类:其他

    • 发布日期:2018-04-30
    • 文件大小:11206656
    • 提供者:colorful101
« 1 23 4 5 6 »
搜珍网 www.dssz.com