搜索资源列表
qiangdaqi111
- 4路抢答器，vhdl语言编写，绝对真实-four road Responder, vhdl language, absolutely true.
VHDLverilogshirenqiangdaqi
- 用VHDL和verilog实现的四人抢答器-using VHDL and verilog realization of four Responder
qiangdaqi
- 用VHDL设计的7人的抢答器,优点是代码简单,特别适合初学着作为练习和增强代码编写能力的练习,好处
answermachine
- 基于VHDL的抢答器程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用
qiangdaqi
- 使用vhdl语言设计的一个四人参加的智力竞赛抢答计时器。当有某一参赛者首先按下抢答开关时，响应显示灯亮并伴有声响，此时抢答器不再接受其他输入信号。电路具有回答问题时间控制功能。要求回答问题时间小于100s（显示为0—99），时间显示采用倒计时方式。当达到限定时间时，的发出声响以示警告。 -Using VHDL language design four people to participate in the quiz answer in the timer. When a participa
61EDA_D944
- 抢答器的实现，主要通过vhdl语言，并有原理图-Answer s achieved, primarily through the VHDL language, and schematic
qiangdaqi
- VHDL基础 数据对象 抢答器 适合新手-failed to translate
lab_text
- EDA考试的五种题目编程，其中包括五人表决器，抢答器，乘法器，自动售货机等， 编译环境为ISE，程序语言VHDL-eda text ise vhdl
qiangdaqijishu
- 用VHDL语言设计符合上述功能要求的四人抢答器并且具有计数功能-Responder count
qd
- 数字抢答器的VHDL设计代码 数字抢答器的VHDL设计代码-The VHDL design of digital Responder Responder of the VHDL code for design of digital code
qiangda
- 基于FPGA的抢答器程序，VHDL 语言描述。-FPGA
MIMASUO
- 伴随着集成电路(IC)技术的发展,EDA技术已经成为现代电子设计的发展趋势，并在各大公司、企事业单位和科研教学部门广泛使用。VHDL是一种全方位的硬件描述语言，几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。本文阐述了EDA的概念和发展、VHDL语言的优点和语法结构并分析讲解了智能抢答器的各模块的功能要求、基本原理以及实现方法。本系统的设计就是采用VHDL硬件描述语言编程，基于Quartus II平台进行编译和仿真来实现的，其采用的模块化、逐步细
VHDL1
- 四路抢答器。自锁，灭灯，响闹，计时，显示。-Four ways of vies to implement VHDL source language
Qdaqi
- 基于VHDL语言 实现八路抢答器 有源时钟48mhz 功能为任意按键按下屏蔽其它按键输入-VHDL language based on the active clock 48mhz eight Responder function to any button is pressed the other key input screen
firstanswer
- 基于fpga的抢答器，用vhdl语言编写-Fpga based on the Responder
Responder-control-system-design
- 基于VHDL 语言的8 路抢答器控制系统设计，8 路抢答器控制系统； EDA； CPLD； VHDL； 仿真-8 Based on VHDL language Responder control system design, control system 8 Responder EDA CPLD VHDL Simulation
counter10
- 基于VHDL语言的十进制计数器设计，8 路抢答器控制系统； EDA； CPLD； VHDL； 仿真-VHDL language based on the decimal counter design, 8-way Responder control system EDA CPLD VHDL Simulation
Four-ways-of-contest
- 基于vhdl硬件设计语言而设计的四路抢答器-Based on VHDL designed hardware design language road 4 contest device
altera_fpga
- 用VHDL编写的四路抢答器，附有加减分功能，答题倒计时等。-Written by VHDL four Responder, with addition and subtraction sub function, answer the countdown and so on.
siluqiangdaqi
- 通过VHDL程序设计一个4人参加的智力竞赛抢答计时器，当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响，此时抢答器不再接受其他输入信号。 电路具有回答问题时间控制功能。要求回答问题时间小于等于100s(显示为0~99)，时间显示采用倒计时方式。当达到限定时间时，发出声响以示警告。 -VHDL programming by a 4 quiz participants answer in timer, when a participant first press the answe