CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 报时 VHDL

搜索资源列表

  1. clock

    0下载:
  2. VHDL编程数字钟,能够实现时间校正,闹钟,整点报时,显示日期,倒计时等功能。-The VHDL programming digital clock, time correction, alarm, hourly chime, such as date, countdown function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:409447
    • 提供者:王斌斌
  1. Digital-clock-design

    0下载:
  2. 用VHDL语言设计数字钟.实现以下功能:正常走表,时间设置,闹钟设置,整点报时,闹钟提醒。-Digital clock using VHDL language . Achieve the following functions: normal walking table, time settings, alarm settings, the whole point timekeeping, alarm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:9059
    • 提供者:xiaoyu
  1. cnt60

    0下载:
  2. vhdl数字钟,有校时校分整点报时的基本功能-vhdl digital clock school, the school divided the whole point timekeeping function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:261709
    • 提供者:ylh
  1. EDA

    0下载:
  2. VHDL实现一个整点报时的秒表第一个子程序-VHDL achieve a integral point time of the stopwatch 1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:6600
    • 提供者:于欣雨
  1. clock

    0下载:
  2. 用vhdl写的数字电子时钟,能够定闹钟,定点报时,调时,用Quartus II 7.2 (32-Bit)写的,压缩文件,里面有源程序,仿真文件等(就是所建的工程)-Digital electronic clock vhdl write, to set the alarm clock, designated chime tune, written using Quartus II 7.2 (32-Bit), compressed files, source code and simulation
  3. 所属分类:Other systems

    • 发布日期:2017-11-25
    • 文件大小:280060
    • 提供者:闭梁祖
  1. shuziclk

    0下载:
  2. 数据时钟vhdl的设计小时分钟秒 具有复位 闹钟 和整点报时等功能。-Vhdl design data clock hours minutes seconds reset the alarm and hourly chime function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1631015
    • 提供者:monkey
  1. clock3

    0下载:
  2. VHDL语言编写的带整点报时的8段数码管数字时钟-Digital clock VHDL language with hourly chime
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:1756
    • 提供者:lijiaxi
  1. CHING

    0下载:
  2. 数字钟vhdl主要分为正常显示与报时功能-Digital clock vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:761465
    • 提供者:青昕
  1. eclock

    0下载:
  2. 使用vhdl语言实现一个集计时器,闹钟,整点报时为一体的电子钟-Electronic clock VHDL language as one of a set timer, alarm clock, the whole point timekeeping
  3. 所属分类:Other systems

    • 发布日期:2017-11-30
    • 文件大小:965060
    • 提供者:王小飞
  1. clock

    0下载:
  2. 用VHDL编写的数字钟,可以走时,读秒,用作闹铃,整点报时-Using VHDL digital clock, you can take time, countdown, for alarm, hourly chime, etc.
  3. 所属分类:Other systems

    • 发布日期:2017-12-05
    • 文件大小:793
    • 提供者:joymonkey
  1. alarm

    0下载:
  2. VHDL,多功能数字钟:具有年、月、日、时、分、秒计数显示功能,以24小时循环计数;具有整点报时功能;可以对年、月、日、时、分及秒进行单独校对,使其校正到标准时间-VHDL, multifunction digital clock: a year, month, day, hour, minute, seconds count display features a 24-hour cycle The whole point timekeeping function possible for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:589557
    • 提供者:yaonan
  1. sy

    0下载:
  2. 利用VHDL语言设计的电子数字钟,有时、分钟、秒钟计数器、还有整点报时报警。-Design using VHDL language electronic digital clock, sometimes, minutes, seconds counter, as well as the whole point timekeeping alarm.
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:1980
    • 提供者:关山月
  1. digtal_clock

    0下载:
  2. FPGA实现数字钟VHDL语言编写,包涵整点报时,清零,调时调分等功能-FPGA digital clock VHDL language, includes the whole point timekeeping, cleared when the transfer function of adjusting grading
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1388604
    • 提供者:sorghumho
  1. shizhong

    0下载:
  2. VHDL写时钟,分频模块什么,实现计时。定点报时,定点闹钟,显示年月日。-verilog HDL
  3. 所属分类:Other systems

    • 发布日期:2017-04-13
    • 文件大小:2290
    • 提供者:lu
  1. mathtime

    0下载:
  2. 数字时钟maxplusii的实现,融合了VHDL与数字电路的内容,可自己添加一些自己想要的比如说彩灯,正点报时等功能-Digital clock maxplusii implementation combines the contents of VHDL and digital circuits, some of you want to add your own lantern, punctual timekeeping functions, for example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:270736
    • 提供者:Yanzi
  1. clock

    0下载:
  2. VHDL语言写的电子时钟,该数字电子钟能够实现时、分、秒计时功能;校准时和分的功能;校准时间时秒清零的功能;整点报时的功能;-written in VHDL,clock,count second,minute and hour
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-14
    • 文件大小:3242614
    • 提供者:聪聪
  1. shuzizhong

    0下载:
  2. 在ise平台上用VHDL语言实现数字钟,具有计时和重置时间功能、整点报时功能、闹钟功能,每个功能都使用元件例化的方法,通过顶层文件将每一个模块联系在一起。-On ise platform using VHDL digital clock with timer and reset the time function, the whole point timekeeping function, alarm clock function, each function using the compone
  3. 所属分类:Other systems

    • 发布日期:2017-04-27
    • 文件大小:265576
    • 提供者:陈杨
  1. szz

    0下载:
  2. 基于CPLD的数字钟,用VHDL语言编写,数码管显示,可调时调分,具有整点报时功能。-CPLD-based digital clock, using VHDL language, the digital display, an adjustable transfer points, the whole point timekeeping function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:293455
    • 提供者:李襄
  1. shuzizhong3

    0下载:
  2. 数字钟VHDL软件设计,包含多种功能,报时,12,24切换,调时-The design of VHDL digital clock software, including a variety of functions, timer, 12,24 switch, adjustable
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-05-09
    • 文件大小:1694664
    • 提供者:李佳逸
  1. clock

    0下载:
  2. 基于VHDL的多功能闹钟,可以实现整点报时,设置闹钟时间,在数码管上面显示。-Multi function alarm clock based on VHDL, can realize the whole point of time, set the alarm time, shown above in the digital.
  3. 所属分类:Other systems

    • 发布日期:2017-04-12
    • 文件大小:1494
    • 提供者:七号
« 1 2 3 4 5»
搜珍网 www.dssz.com