搜索资源列表
ddr_verilog_xilinx
- xilinx公司原版的DDR时序控制源码.-xilinx' s original source code of the DDR timing control.
crystaldisplay
- 通过拔码开关控制FPGA在液晶显示器上实现汉字的显示,其中涉及到一些时序控制-FPGA switch control code by removing the liquid crystal display to achieve the display of Chinese characters, which involves a number of sequential control
MII_timing
- 用FPGA实现MII的数据传送时序控制,方法简单实用,设计及其精巧-implementation of MII data transmission’s timing control
Design_of_FPGA_Responder
- 抢答器在各类竞赛中的必备设备,有单路输入的,也有组输入方式,本设计以FPGA 为基础设计了有三组输入(每组三人),具有抢答计时控制,能够对各抢答小组成绩进行相应加减操作的通用型抢答器;现行的抢答器中主要有两种:小规模数字逻辑芯片译码器和触发器来做,另外一种用单片机来做;小规模数字逻辑电路比较复杂,用单片机来做随着抢答组数的增加有时候存在I/O 口不足的情况;本设计采用FPGA 来做增强了时序控制的灵活性,同时由于FPGA 的I/O 端口资源丰富,可以在本设计基础上稍加修改可以设计具有多组输入的抢
adt75
- 温度采集 ADT75时序控制 数码管显示 C语言 单片机-ADT75 MCU
9054verilog
- 9054时序控制 Verilog HDL-9054 Verilog HDL timing control
dualslope_digit
- 双斜率模数转换器的数字时序控制部分,可以综合-dualslope digital timing control circuits
yuan
- 智能鼠转弯的左右转时序控制步骤,非常好用!可以-Turn left and right mouse turns intelligent timing control step, very easy to use! Can try
frequence
- VHDL语言频率计的设计,分为三个模块,计数模块和16位寄存器模块还有时序控制模块。-VHDL, the design of frequency meter
vga
- VGA显示控制:时序控制+像素点的颜色处理显示十字光标(vorilog)-VGA Display Control: Timing Control+ pixel color processing and display cross cursor (vorilog)
Fpga_And_Cpld
- Fpga_And_Cpld设计经验总结,在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平。-In digital circuit design, timing design is a main indicator of system
fskz
- 版本老了一点,EWB做的电扇时序控制,mulitisim是没办法打开的,要用之前的EWB-Version of a little old, EWB fans to do the timing control.
FPGA-multi-purpose-function-signal
- 基于FPGA的多功能函数信号发生器:基于FPGA实现直接数字频率合成,该函数信号发生器可以实现正弦波、三角波、方波、锯齿波等多种波形输出,输出信号的频率和幅度可调,利用单片机完成整个电路的时序控制、数据处理和实时显示输出。-Based on FPGA multi-purpose function signal generator: based on FPGA realizing direct digital frequency synthesis, this function signal ge
ADC0804-Driver
- FPGA 本实验是用 驱动 adc0804 这个芯片,由于驱动这个芯片要使用有一定的时序控制,所以本实验用状态机来控制-The experiment is driven FPGA adc0804 this chip, the chip to be used as drivers have a certain timing control, so the state machine to control the experiment
shixucaiyangkongzhimokuai
- 时序控制采样模块,可以根据自己的需要对程序进行相应的修改,以采集到自己想要的数据。-Sequential control sampling module, can need according to oneself the procedure with the corresponding revision, they want to collect the data.
led-cortol
- verilog hdl led 时序控制-led cortor with verilog hdl
deng
- 控制程序,控制某些资源的电平变化以及若干器件的时序控制。-control program
mcrmc
- 风电发电中无功补偿控制板CPLD程序的编写,主要配合DSP和ARM进行时序控制,以及PWM波的产生。-Wind power generation in the CPLD control panel reactive power compensation procedures for the preparation, mainly with the DSP and ARM timing control, and PWM wave generation.
FPGA
- 在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平。-In digital circuit design, timing design is a main indicator of performance in high-level
DAC0808
- 在fpga上用verilog语言实现对dac0808的时序控制,进行数模转化。-On the fpga verilog language of dac0808 with timing control, digital-analog conversion.