CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 时序控制

搜索资源列表

  1. shixukongzhi

    0下载:
  2. verilog 时序控制模块 做频率计时使用。-verilog timing frequency timing control module used to do.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:271916
    • 提供者:water
  1. moshuzhuanhuan1111

    0下载:
  2. 模数转换,将8路并行的数据缓存在FIFO中,再输出。通过时序控制A/D芯片的采集速度,和ARM板的接收速度。-Analog-to-digital conversion, eight road parallel data cached in FIFO, and output. By sequential control of A/D chip acquisition speed, and ARM board receives the speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:871207
    • 提供者:夏天翔
  1. LCD

    0下载:
  2. LCD显示电路系统 接收平板图像处理器输出的24位(或48位)平板图像显示数据,经内部时序控制电路转换后,驱动LCD屏显示出正确的视频图像-LCD display circuit system The image processor receives the output plate 24 (or 48 bits) flat-panel picture display data converted by the internal timing control circuit, the d
  3. 所属分类:assembly language

    • 发布日期:2017-04-02
    • 文件大小:2711
    • 提供者:lsy
  1. ISD1760

    0下载:
  2. 语音芯片isd1760代码,用于语音芯片的放音。包含spi时序控制,放音命令,地址代码,放音程序。-Voice chip isd1760 code for voice playback chip. Spi contains timing control, playback order, address code, playback procedures.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-13
    • 文件大小:2026
    • 提供者:rilTh
  1. AD

    0下载:
  2. AD采集控制时序,控制对象AD1674启动和转换-AD acquisition control timing, control object AD1674 starts and conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1348
    • 提供者:何小
  1. ddr2_mem

    0下载:
  2. DDR2 xilinx ipcore 头文件 可以进行读写DDR2操作的接口! 读写时注意 按照时序控制进行!-DDR2 xilinx top file, you can read or write DDR2 interface。 attention:please control it !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:5893
    • 提供者:yan
  1. led

    0下载:
  2. 定时器控制LED灯由单片机内部定时器1,按方式1工作,即作为16位定时器使用每0.05秒钟T1溢出中断一次。P1口的P1.0-P1.7分别接八个发光二极管。编写程序模拟时序控制装置。开机后第一秒钟L1,L3亮,第二秒钟L2,L4亮,第三秒钟L5,L7亮,第四秒钟L6,L8亮,第五秒钟L1,L3,L5,L7亮,第六秒钟L2,L4,L6,L8亮,第七秒钟八个LED灯全亮,第八秒钟全灭,以后又从头开始,L1,L3亮,然后L2,L4亮……一直循环下去。 -LED lights a timer con
  3. 所属分类:assembly language

    • 发布日期:2017-04-08
    • 文件大小:563
    • 提供者:wucheng
  1. AD7606PFSM

    3下载:
  2. AD7606利用状态机进行模拟时序控制采样。-AD7606 using the state machine to simulate timing control samples.
  3. 所属分类:VHDL编程

    • 发布日期:2014-04-01
    • 文件大小:428220
    • 提供者:wangyang
  1. vga-timing-generator

    0下载:
  2. VGA时序产生,可用于VGA接口的时序控制-VGA Timing Generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4405
    • 提供者:jerry
  1. Step-motor

    0下载:
  2. 关于步进电机的单片机实现,实现转速等等的控制,正反转控制等等,利用电子电路,将直流电变成分时供电的,多相时序控制电流,用这种电流为步进电机供电,步进电机才能正常工作,驱动器就是为步进电机分时供电的,多相时序控制器 -On-chip stepper motor, achieving speed control, etc., etc. Reversible control, acceleration and deceleration acceleration and deceleration acc
  3. 所属分类:assembly language

    • 发布日期:2017-04-02
    • 文件大小:11938
    • 提供者:
  1. ISD1760

    0下载:
  2. 语音芯片isd1760代码,用于语音芯片的放音。包含spi时序控制,放音命令,地址代码,放音程序。-Voice chip isd1760 code for voice playback chip. Spi contains timing control, playback order, address code, playback procedures.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-13
    • 文件大小:2066
    • 提供者:pressbri
  1. code

    0下载:
  2. 通过对VGA 接口的显示控制设计,理解VGA 接口的时序工作原理,掌握通过计数器产 生时序控制信号的方法以及用MEGEFUNCTION 制作锁相环的方法。-Through the VGA display control interface design, understanding the timing works VGA interface, timing control method of generating control signals produced by the count
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:574
    • 提供者:张双图
  1. timing_controller

    0下载:
  2. 本程序为船舶导航雷达时序控制模块的整个系统,包含QPF工程。-The program for the entire ship navigation radar system timing control module contains the QPF project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4033114
    • 提供者:鲁文芳
  1. Ex10_music

    0下载:
  2. 用CPLD控制音频输出,实现音乐播放的功能,对时序控制。-With CPLD control the audio output to realize the music playback function, timing control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:302221
    • 提供者:张永龙
  1. EDA

    0下载:
  2. 采用一种基于FPGA的IIR数字滤波器的设计方案,通过QuartusⅡ的设计平台,采用自顶向下的模块化设计思想将整个IIR数字滤波器分为:时序控制、延时、补码乘加和累加四个功能模块。分别对各模块采用VHDL进行描述后,进行了仿真和综合。-IIR digital filter using a FPGA-based design, analyzes the theory and design method of IIR digital filter, then through QuartusⅡ de
  3. 所属分类:OS Develop

    • 发布日期:2017-05-16
    • 文件大小:3626011
    • 提供者:wangqian
  1. TFT_24

    0下载:
  2. 简单的TFT刷屏实验,通过对TFT的时序控制,让它在红色和蓝色之间切换。经过简单的改造,可以作为更加强大的驱动模块。-TFT scraper simple experiments, the TFT timing control, it is switched between red and blue. After a simple transformation can be used as a more powerful drive module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1340744
    • 提供者:康二栋
  1. i2c_timing_ctrl

    0下载:
  2. I2C总线时序控制的verilog i2c_timing_ctrl-Verilog i2c_timing_ctrl I2C bus timing control
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-14
    • 文件大小:3189
    • 提供者:王 良
  1. DDR2-verilog

    1下载:
  2. ddr2的Verilog代码,包括时序控制,数据读取,利用verilog编写的ddr2控制器,在spartan6板子上得以验证,成功实现了FPGA与DDR2的通信。-ddr2 of Verilog code, including timing control, data is read using verilog prepared ddr2 controller board on spartan6 be verified, the successful implementation of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-05
    • 文件大小:1490944
    • 提供者:wei
  1. 2.8TFT_Touch_Key

    0下载:
  2. 这是msp430F149单片机TFT彩屏的驱动程序。包括TFT写命令和写数据,和相关时序控制-This is the msp430F149 driver chip TFT color screen. Including TFT write command and write data, and related timing control
  3. 所属分类:SCM

    • 发布日期:2017-04-29
    • 文件大小:117832
    • 提供者:dalizi
  1. UART_1

    0下载:
  2. 可实现通用RS232串口转并口,并口转串口,代码比较精简,时序控制严格。-General RS232 serial to parallel, parallel to serial code, more streamlined, strict timing control.
  3. 所属分类:SCM

    • 发布日期:2017-04-30
    • 文件大小:17693
    • 提供者:wilten
« 1 2 3 4 56 7 8 9 10 ... 19 »
搜珍网 www.dssz.com