搜索资源列表
列表对比其主流芯片的性能
- 列表对比其主流芯片的性能（主要性能指标：速度、封装、流水线结构、多处理单元、特殊运算单元、协处理器、指令周期、RAM、Flash、EEPROM、 AD、SPI、外设等，尽量完善描述），价格、应用范围(The performance of the list compared to its mainstream chips (the main performance indicators: speed, encapsulation, pipeline structure, processing un
北航MIPS多周期
- 多周期流水线处理器的verilog实现。(The Verilog implementation of a multi cycle pipelined processor.)
S6
- 完整流水线追溯系统，包括配件号，打包、报表到处到excel表格中(DevComponents.DotNetBar.Design)
产品检测
- 传感器0.01用于检验产品好坏，当0.01为“ON”时，表示产品是好的，否则为坏的。速度检测器0.00测量流水线的速度，每得到个脉冲，代表产品向前移动一段距离d。速度检测器与传感器0.01的共同作用，可以决定那个产品好坏。若是坏的产品， 100.00为“OFF”，并控制推杆将坏的产品推到滑道上去，同时传感器0.02会检测到这个坏的产品已经到了滑道上，并使推杆退回。(plc item product testing)
Final_final_test
- 五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法，广泛应用于高档CPU的架构中。根据MIPS处理器的特点，将整体的处理过程分为取指令（IF）、指令译码（ID）、执行（EX）、存储器访问（MEM）和寄存器会写（WB）五级，对应多周期的五个处理阶段。一个指令的执行需要5个时钟周期，每个时钟周期的上升沿来临时，此指令所代表的一系列数据和控制信息将转移到下一级处理。(Five level flow CPU design)
ehvk
- WinDLX的实验,除了代码优化的部分全部完成,包括流水线的分析()
FIR
- 采用加法树设计8位乘法器，具有流水线结构7阶FIR滤波器，输入序列信号字长4位表示，并且是无符号数。(An adder tree is used to design the 8 bit multiplier, which has a pipelined 7 order FIR filter. The input sequence signal is 4 bits, and it is an unsigned number.)
D_cache
- 数据缓存的模块设计，连接流水线mem模块。(The module of data cache is designed to connect the pipeline MEM module.)
STM8从入门到精通V1.0
- STM8 单片机是意法半导体于 2009 年推出的一系列基于先进的 STM8 内核的 8 位单片机，它具有 3 级流水线架构、性价比高、开发方便。根据应用场合的不同，STM8 单片机主要分为 3 个系列：STM8S、 STM8L、STM8A。学习学习学习,入门学习stm8(Introduction to learning stm8)
matlab_gatt
- matlab甘特图生产车间调度问题流水线问题并行机调度问题等(MATLAB for gatt)
龙芯1号处理器结构设计
- 首先介绍了龙芯处理器的研制背景及其技术路线.分析了龙芯处理器坚持高性能定位、稳扎稳打的设计 策略以及兼容主流处理器的原因, 并指出在目前达到与国外相同主频的客观条件不具备的情况下, 应走通过优化 处理器结构来提高性能的道路, 并以处理器结构技术的突破为根本.然后介绍了龙芯 1 号处理器的体系结构设计, 包括基于操作队列复用的动态流水线设计、在乱序执行的情况下实现精确例外处理、取指与转移控制结构、存储管 理以及针对缓冲区溢出攻击的系统安全设计等等.测试表明龙芯 1 号处理器的指令流水线效率
multiplier
- Booth乘法器是属于位操作乘法器，采用流水线结构实现(The Booth multiplier is a bit-operated multiplier that is implemented in a pipeline structure.)
FPGA八位加法器
- FPGA八位加法器，使用流水线设计方法，包含实验和仿真，代码调试，结果分析
317010258lab30
- 计算机组成lab30流水线， 。 。(pipeline,zju,abcdefg,using)
计组project1_riscv-simulator
- 在这个项目中，您将熟悉汇编程序的工作方式以及RISC-V指令集的实现方式。 通过这个项目，您应该学习实现处理器的原理和技术。 您的任务是为小型RISC-V指令集建模汇编器和非流水线处理器。(In this project, you will be familiar with how the assembler work and how the RISC-V instruction set is implemented. Through this project, you should learn
计算机体系结构实验报告
- 计算机体系结构，流水线，相关性，命中率。 WinMIPS64/WinDLX 模拟器执行。(Computer architecture, pipeline, correlation, hit rate. Winmips64 / windlx simulator execution.)
并行流水SHA256电路设计
- 设计了一款包括四套处理单元的sha256电路，四套硬件进行流水线工作，在进行sha256加密运算的同时保证了高吞吐率