搜索资源列表
fft_flp32_Complex
- 文件包为浮点快速傅立叶变换（32点）的汇编代码，运行在ADI的Visual DSP++平台上，由于结合了并行流水线指令，该算法具有很高的运行效率，可以被广泛使用在高速数字信号处理方面。-package for floating-point fast Fourier transform (32 points) compiled code, ADI operations in the Visual DSP platform, thanks to a combination of a parallel
liushuixian
- 一个简单的算法设计程序，用C++编写，实现流水线的调度。-a simple algorithm design process, using C, the realization of the pipeline scheduling.
bbb
- AVS运动补偿电路的VLSI设计与实现 提出了一种基于AVS标准的高效的运动补偿电路硬件结构，该设计采用了8 X 8块级流 水线操作，运动矢量归一化处理和插值滤波器组保证了流水线的高效运行以及硬件资源的最优 利用。采用Verilog语言完成了VLSI设计，并通过EDA软件给出仿真和综合结果。
rgb2yuv
- verilog编写，rtl风格，流水线设计，实现图像rgb格式到yuv格式的转换。
DES-pipeline
- 主要介绍算法的实现方式和流水线实现，而且有详细的原理介绍，推理，源码和仿真结果
cordic_3
- 流水线结构的cordic，可以输出sin/cos
pdf417
- 二维码解码此系统可应用于需要对二维码进行识别的各种领域，尤其适合高速流水线的二维码检测
clk_div
- VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
add_1p
- 2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD
add_2p
- 2级流水线，使用4元件实现的22位全加器的VHDL语言实现，适用于altera的FPGA
add_3p
- 3级流水线，含4元件的22位全加器的VHDL语言实现，适用于altera系列的FPGA
PipeLineNewVisual
- CPU内部流水线过程模拟程序，对其中各种状态进行模拟，并给出实时状态
GetCPU
- 一个利用DLL实现获得CPU信息的代码，十分专业，不但可以获得CPU的速度、型号等，而且可以获得CPU的缓存大小、流水线数等等30多项CPU的特性，而且，带了DLL的VC源程序-a DLL using information obtained CPU code, very professional, not only can the CPU speed, models, but the available CPU cache size, number, etc. Line 30 of the c
java_workflow
- 前 言 在网络技术和移动电话严重渗入社会生活各个层面的今天，传统的电信号线业务面临着巨大的压力和挑战，为了能更好地生存和拓宽他的业务,迫切需要及时变革，而基于工作流的方案则是一个很重要的方向。基于Web技术的固定电话装机系统可以借助于遍布全球的Internet进行，使得固定电话业务以流水线的工作原理和效率来实现，并以统一的数据来联系各个部门,减少了各部门的接触，也即为了公司节省了时间，间接地节省了成本，加快了中国电信服务的处理效率，留住了客户.另外，
8adderverilog
- 8位加法器的实现，非流水线结构，很不错。我测试过，效率比较高
djdcf
- 在3D图像处理等对运算要求高的领域，高效除法器已成为处理器内必不可少的部件。在分析除法器设计的泰勒级数展开算法基础上，提出了一种新的除法器设计算法。在满足同样精度的情况下，所实现的三级流水线的除法器，与基于泰勒级数展开算法的除法器相比，面积更小，速度更快。
mips3
- modelsim+dc开发的4级流水线结构的MIPS CPU，完成基本的逻辑运算和跳转。测试程序为希尔排序，结果正确。
3DES_FPGA
- 介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
Pipe
- 使用VTK实现的流水线并行方式，将可视化流程分解为几个阶段，然后形成一个流水线，进行并行，可以测加速比。
CPU
- 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即