搜索资源列表
MII
- 以太网MII芯片配置接口的VHDL设计,配置PHY芯片的模块设计-Ethernet MII chip configuration interface VHDL design, configuration PHY chip module design
FPGA-LCD
- 关于FPGA针对LCD资源配置,及相关电路层次关系-LCD FPGA
AD9957_Signal_Generate
- AD9957芯片通过FPGA配置的verilog程序,要自建工程,代码测试完全可用-AD9957 chip FPGA configuration verilog program, to be self-built project, code test is completely available
omu_b
- CPLD的功能实现,主要有FPGA配置、寄存器定义、两种分频等内容-The realization of the function of the Slave SerialCPLD, basically have FPGA configuration, register definition, two kind of frequency division, etc
ARM-FPGA-motion-control
- 介绍了一种基于 和 的嵌人式机器人运动控 制器的可重构设计方法 , 给出了控制器的结构设计、 功能设计和硬件设计 , 提出了由 微控制器通过 配置 的方法 , 以 及介绍了嵌人式操作系统 拜 一 在控制器中的应用 充分利用 微处理器高速运算能力和 的快速配置能力 , 大大减少 了 系统的外围接口器件 , 有效地降低了成本 , 提高了系统的集成度和灵活性 , 便于用户实现较为复杂的算法 实验表明 , 控制器性能可靠-Based reconfigura
efpga_load
- 用cpu下载fpga的目标文件(XXX.bin)到fpga(从串模式,省掉了fpga配置芯片)-(String pattern, and to cut a the the cpu download fpga target file (XXX.bin) to fpga fpga configuration chip)
fpga
- 嵌入式fpga示波器采集配置及源码 采用keil4,兴建工程-The embedded FPGA oscilloscope acquisition configuration and source
ad5791
- 在Quartus环境下编写,使用Cyclong系列芯片,配置七通道高精度AD5791,该例子为AD5791的FPGA配置使能代码,包括模拟数据输入模块,复位模块,命令接收是能配置模块。-AD5781,Digital signal convert to Analog signal
Xilinx-ise-9.x-fpga-cpld
- 《Xilinx ISE 9.X FPGA/CPLD设计指南》以FPGA/CPLD设计流程为主线,详细阐述了ISE集成开发环境的使用,并提供了多个示例进行说明。书中在介绍FPGA/CPLD概念和设计流程的基础上,依次论述了工程管理与设计输入、仿真、综合、约束、实现与布局布线、配置调试等在ISE集成环境中的实现方法和技巧。《Xilinx ISE 9.X FPGA/CPLD设计指南》结合作者多年工作经验,立足于工程实践,选用大量典型实例,并配有一定数量的练习题。随书配套光盘收录了所有实例的完整工程目录
V-6-FPGA-Configure-Guide
- Xilinx公司的Virtex-6配置指南,是详细的官方指南-Virtex-6 configuration guide Xilinx company, is the official guide
100-FPGA-questions-Download
- FPGA经典100问之<下载验证16问>。介绍了FPGA在下载验证过程中的常见问题,对FPGA常见配置电路进行了讲解。-FPGA asked the classic 100 < Download verified 16 Q> . FAQ introduced FPGA verification process the download of FPGA configuration circuit common were explained.
FPGA-and-TDC-GPl
- 对高精度短距离测量的需要,以现场可编程门阵列(FPGA)为控制核心,采用高精度时间数字 转换芯片TDC—GPl和433 MHz超再生射频发射、接收模块,设计了一种高精度的到达时间差(TDOA)测距 系统。该测距系统由发射节点与接收节点组成,其中发射节点由FPGA控制433 MHz超再生射频信号与 超声波信号的同步实时发射;接收节点将接收的射频信号与超声波信号,经过TDC.GPl进行TDOA测量, 并由FPGA完成对TDC—GPl的测量参数配置、测量结果读取及串口上传到上位机。该测
parameter_uart_rx
- 串口接收模块,可以通过parameter,参数化配置传输速率、传输位宽和校验。采用Verilog语音编程实现。使用者根据串口的要求配置好参数,并根据缓冲的大小配置FIFO就可以使用。对帧错误(停止位不为高),检验错误和读FIFO超时(FIFO满的情况下,有新的数据到)等现象进行了检查。(UART serial receiver module, through parameter, configuration parameters of the transmission rate, Data wi
RegCPUData
- 虽然FPGA实现并口输出是一个最简单的,但还是考虑用parameter的参数化方法来配置,这样在使用多个并口时,可以配置并口的宽度和并口的地址,应该更加方便。(Although FPGA parallel output is one of the most simple thing, but still consider using the parametric method to configure it, so that the use of multiple parallel port,
ad9516_peizhi
- 实现ad9516的配置(11/5000 Implement the configuration of ad9516 Implement the configuration of ad9516)
DS18B20
- 配置DS18B20的FPGA的简易代码,方便移植和修改。(Configure the FPGA code for DS18B20)
DS1302
- AX301开发板上配置了一片实时时钟(RTC)芯片,型号DS1302。学习和掌握DS1302的基本原理,并完成电子时钟的设计。 要求:(1)用数码管显示时,分,秒; (2)有时间预置功能;(The AX301 development board is configured with a real-time clock (RTC) chip, model DS1302. Study and master the basic principles of DS1302, and complete
sdram_ov7670_rgb_vga_640480
- IIC配置ov7670,图像存储到sdram,并通过vga显示(IIC configuration ov7670, images stored to SDRAM, and displayed through the VGA)
src
- ov7725 fpga vhdl通信配置(ov7725 fpga vhdl.........)
SRAM_OK
- SRAM配置OV7620帧缓存并包含VGA输出文件(SRAM configuration OV7620 frame cache)