搜索资源列表
SRAM_16Bit_512K
- FPGA,片外SRAM配置文件,开发板中带的文件-FPGA, off-chip SRAM configuration file,
FUNC_FLASH_CONFIGURE
- FPGA中用到的一款FLASH以及FLASH配置,-FPGA used in a FLASH, configuration,
gj-2s
- 基于赛灵思EXCD-1的FPGA开发板,使用ISE10.1开发环境,使用VHDL语言编写,功能为计算输入方波的频率。输入方波,输出方波的频率,用数码管显示,每2s更新一次。管脚配置见工程。-Based on the FPGA Xilinx EXCD-1 development board, using ISE10.1 development environment, using the VHDL language, functions for calculating the frequency
dsp
- WCDMA中频FPGA DSP处理程序,DSP采用TMS320C6203,完成FPGA的调制参数配置和各物理信道编码数据的发送。-DSP program fot WCDMA middle-frequency FPGA. Use TMS320C6203 as DSP chip.
DE2_70_TV
- 基于FPGA的视频转化的I2c配置芯片解码模块和解交织模块-FPGA-based video conversion reconciliation I2c configuration chip interleaving block decoding module
config_handbook
- Altera 下的FPGA动态重构的配置方法文档,内有各种Altera下的FPGA芯片连接方式-Altera FPGA dynamic reconfiguration under the configuration document, there are a variety of Altera FPGA chip connections under
das3580sch
- das3580开发板原理图,■ Altera CycloneII EP2C8Q208C8N 的FPGA器件; ■ EPCS4 – 4Mbit 串行配置器件; ■ JTAG和AS双模式下载口; ■ 512Kbyte 10ns级SRAM器件构成双数据通道; ■ Cy7c68013a_128axc高性能USB2.0控制芯片;-das3580 development board schematics, ■ Altera CycloneII EP2C8Q208C8N the FPG
sssss
- 掌握FPGA可编程门阵列的基本方法 2).掌握Xilinx ISE 9.0的基本使用方法以及在ise的环境下导入51核及其配置方法 3).学会将keil编译成功个hex文件变为coe文件,导入例化的rom 4).学习设计核的关键与方法 -Programmable Gate Array FPGA to master the basic method 2). Xilinx ISE 9.0 to grasp the basic use and the environment in t
ISAFPGA
- 一种基于ISA总线的FPGA在线配置方法-A FPGA-based ISA bus line configuration
XilinxPartialReconfiguration
- xilinx官方推出的xilinx FPGA的部分重配置(partialreconfiguration)的教程,适合基于FPGA的PCIE开发人员参考和学习。-the official launch of the xilinx FPGA xilinx part of reconfiguration (partialreconfiguration) of the tutorial, suitable for FPGA-based reference and learning PCIE develo
PLL-Dynamic-Reconfiguration
- 介绍了Spartan系列FPGA的PLL动态配置,很有参考价值-Introduced the Spartan series of FPGA' s PLL dynamic configuration, a good reference
leon
- LEON处理器,开源。可配置后下载到FPGA。一种开源处理器。航天应用广泛。-LEON processors, open source. Can be configured to download to the FPGA. An open source processor. Wide range of aerospace applications.
termination
- FPGA端口电平配置的工程文件,可以实现不同的端口配置,包括PECL,TTL,LVDS等,关键是看引脚分配的.UCF文件-FPGA termination,pull-up,pull-down
Reading-User-Data-from-Proms
- FPGA的配置中,从Flash中读写用户数据,包括VHDL、Verilog程序-in configuring FPGA,reading and writing user data from flash,including the VHDL and Verilog code
Using-JTAG-PROMs-for-data-storage
- Xilinx FPGA的配置中,从Flash中读写用户数据,包括VHDL、Verilog程序-in configuring Xilinx FPGA,reading and writing user data from flash,including the VHDL and Verilog code
13-45
- 本程序能够完成的功能是,自动或手动测温,读取配置寄存器,温度下限寄存器,温度上限寄存器,设定温度上限及下限,当温度到达预定的温度的时候报警。所有的读取操作都可以在数码管上显示。其中,温度的上限通过计算机用串口通信协议传输给FPGA内部寄存器然后按动开关写入。同时,本程序还驱动了一个直流电机,温度高的时候电机转速高,温度低的时候转速降低直至停转。数码管可以实时显示电机转速,2秒刷新一次。数码管的显示可以在显示的温度、寄存器值和直流电机转速间切换,切换通过串口进行,计算机发00H时切换到温度及寄存器
Elevator
- 基于FPGA学校开发板实现4层电梯控制,引脚配置完毕,通过LED灯实现楼层切换-FPGA-based school boards to achieve 4-story elevator control, pin configuration is completed, achieved through the floor switch LED lights
ixo-jtag-usb_jtag
- 实现GNU通过jtag对FPGA进行配置的代码-Achieved through the jtag GNU configure the FPGA code
top_PR
- 用户将使用具有局部重配置能力的ISE 12.1,进行综合HDL模块并完成设计。之后,使用PlanAhead12.1来布局规划设计,并内部调用执行和分析工具,包括:调用FPGA Editor查看设计实现 调用Constraint Editor创建时序约束;用Timing Analyzer进行时序分析。最后,用户可以用XUPV5开发板来进行硬件验证,并用iMPACT软件来下载全局和局部比特流。-Top-level design dynamically reconfigurable, static l
AVR301
- FPGA和AVR通信程序,需要配置FPGA寄存器的同学可重点参考-8-bit AVR C Code for Interfacing AVR to AT17CXXX FPGA Configuration Memories