搜索资源列表
-
0下载：
硬件设计指南(PDF格式)，主要包括：Low Voltage Interfaces；Grounding in Mixed Signal Systems；Digital Isolation Techniques； Power Supply Noise Reduction and Filtering； Dealing with High Speed Logic-Hardware Design Guide (PDF format), including : Low Voltage Interfaces
-
-
1下载：
用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电
路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。-The design method of traffic light control system by using Very- High- Speed Integrated Circuit Hardware Descr iption La
-
-
0下载：
如何改良USB接口的EMI和ESD设计。时下流行的USB2.0接口具有高达480Mbps的传输速率，并与传输速率为12Mbps的全速USB1.1和传输速率为1.5Mbps的低速USB1.0完全兼容。这使得数字图像器、扫描仪、视频会议摄像机等消费类产品可以与计算机进行高速、高性能的数据传输。另外值得一提的是，USB2.0的加强版USB OTG可以实现没有主机时设备与设备之间的数据传输。-How to improve the USB interface of EMI and ESD design.
-
-
0下载：
数字系统与VHDL程序设计语言
非常高速硬件描述语言, 也就是一种硬件(数字电路)设计语言. 其最大特点是对电路的行为与结构进行高度抽象化规范化，并对设计进行模拟验证与综合优化，使分析和设计高度自动化。 -Digital systems with VHDL programming language very high speed hardware descr iption language, which is a hardware (digital circuit) design langu
-
-
0下载：
从分析FIR 数字滤波器的原理和设计方法入手,主要针对基于FPGA 实现数字滤波器乘法器的算法进行了比较研究,并通过一个8 阶FIR 低通滤波器的具体设计,简要分析比较了几种算法的优越性和缺点,从而充分发掘和利用FPGA 的高速特性。-From the analysis of FIR digital filter design theory and approach, mainly based on the realization of digital filter FPGA multiplie
-
-
0下载：
使用VHDL语言编写的简易数字存储示波器，用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809，存储器使用6264，显示使用DAC0832。-The design of the chip as a high-speed signal ADC0809 the A / D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D
-
-
0下载：
以微处理器MPU为核心组成的通用微机系统；另一分支是发展面向对象的用于实时测控领域的微控制器 MCU，亦称单片微计算机（单片机）。随着超大规模高速集成电路的发展，现代电子技术的设计与应用进入了片上系统SOC（System On a Chip）阶段，从而使单片机的设计与应用技术发生了深刻的变化。SOC的设计要从整个系统的功能及性能出发，把微处理器（MPU）、芯片结构、数字/模拟等外围器件全部放置在一块芯片中，完成整个系统的功能，真正实现"系统单片机"。-Microprocessor MPU as
-
-
0下载：
本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础
上，采用超高速
-
-
0下载：
vhdl语言集锦 VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。它的硬件描述能力强,能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展,这种语言的效益与作用日益明显,每年均能够以超过30 的速度快速成长。-V
-
-
0下载：
TLC5510是美国德州仪器（TI）公司生产的８位半闪速结构模数转换器，它采用CMOS工艺制造，可提供最小２０Msps的采样率。可广泛用于数字ＴＶ、医学图像、视频会议、高速数据转换以及ＱＡＭ解调器等方面。文中介绍了TLC5510的性能指标、引脚功能、内部结构和操作时序，给出了TLC5510的应用线路设计和参考电压的配置方法。-TLC5510 is Texas Instruments (TI) produced eight half-flash ADC structure, which uses
-
-
0下载：
VHDL语言设计数字系统，VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language 的缩写，意思是超高速集成电路硬件描述语言。本课程设计分析了现代城市交通控制与管理问题的现状，结合城市交通的实际情况阐述了交通灯控制系统的工作原理。编写了程序控制8255A可编程并行接口芯片，使红、绿、黄发光二极管按照十字路口交通信号灯的规律交替发光，模拟了交通信号灯简单的工作。-VHDL language design digit
-
-
0下载：
这是我的毕业可用8位的LED显示，有小数点的。设计哦，可以用的。可供参考-VHDL-based digital frequency meter With the rapid development of electronic technology, FPGA/CPLD appear in its high-speed, high reliability, series parallel mode of outstanding merit widely used in the electronic
-
-
0下载：
介绍使用同步动态RAM(SDRAM)扩展嵌入式DSP系统高速超大容量外部存储空间的设计方法 结合已成功实现的、基于TMS320C6201的数字信号处理系统,论述使用IS42S16400SDRAM 芯片设计DSP片外同步存储系统的具体实现方案 详细讨论TMS320C6201的EMI与SDRAM 的接口设计及编程方法。-Describes using synchronous dynamic RAM (SDRAM) extended high-speed large-capacity embedded
-
-
0下载：
该高频正弦信号发生器基于直接数字频率合成（DDS）和数字锁相环技术（DPLL），以微控制器（MCU）和现场可编程逻辑门阵列（FPGA）为核心，辅以必要的外围电路设计而成。系统主要由正弦信号发生、红外遥控、高速模数（A/D）－数模（D/A）转换、信号调制和后级处理等模块组成。-The high-frequency sinusoidal signal generator based on Direct Digital Synthesis (DDS) and digital PLL (DPLL), a
-
-
0下载：
嵌入式系统开发，高速，有效地数字系统设计，是我国目前的前沿发展领域-Embedded systems development, high-speed, efficient digital system design, the forefront of China' s current areas of development
-
-
0下载：
高速高精度数字系统的电磁兼容设计High Speed Digital System Design of Electromagnetic Compatibility-High Speed Digital System Design of Electromagnetic Compatibility
-
-
0下载：
本文介绍了基于FPGA的数字频率计的设计方法，设计采用硬件描述语言Verilog ，在软件开发平台ISE上完成，可以在较高速时钟频率（48MHz）下正常工作。该数字频率计采用测频的方法，能准确的测量频率在10Hz到100MHz之间的信号。-This article describes the FPGA-based digital frequency meter design method using hardware descr iption language Verilog, ISE on t
-
-
0下载：
本设计利用人眼的“视觉暂留”效应，采用循环高速扫描的方式，分时轮流选通各数码管的COM端，使数码管轮流导通显示。-This design uses the human eye' s " persistence of vision" effect, with the way high-speed scanning cycle, time-gated turn the COM port of the digital control, digital control to tu
-
-
0下载：
本设计利用人眼的“视觉暂留”效应，采用循环高速扫描的方式，分时轮流选通各数码管的COM端，使数码管轮流导通显示。-This design uses the human eye' s " persistence of vision" effect, with the way high-speed scanning cycle, time-gated turn the COM port of the digital control, digital control to tu
-
-
1下载：
本文从高速数字信号处理器的特点、自适应滤波器的原理及主要应用领域入手，介绍了自适应滤波器的基本理论思想，具体阐述了自适应滤波器的基本原理、算法及设计方法。本文中，对两种最基本的自适应算法，即最小均方误差(LMS)算法和递归最小二乘（RLS)算法进行了详细的介绍和分析，并针对两种算法的优缺点进行了详细的比较。最后用DSP实现了自适应滤波器。实验结果表明，该自适应滤波器滤波效果优越。(Starting from the characteristics of high-speed digital si
-
