搜索资源列表
rom_des.zip
- DES 加密算法的VHDL和VERILOG 源程序及其TESTBENCH。
DES.zip
- DES 加密算法的实现,使用硬件描述语言VHDL编写
CMI
- 一个用VHDL编写的一个cmi解码编码程序。可以对数据进行编码技术。加密。-a VHDL prepared a cmi decoder coding process. The data can coding techniques. Encryption.
aldec41
- VHDL把图片移动到星号密码上密码的原形就看到啦.zip] - 程序里有一个张图片.把图片移动到星号密码上,密码的原形就看到啦 [QQ 2005贺岁版登录口令加密算法及其源代码.rar] - QQ 2005贺岁版登录口令加密算法及其源代码,请大家指教 [各cracked软件的安装方法.rar] - 各种开发用常用软件的破解安装方法 非常值得收藏的好东西-VHDL Pictures moved to the asterisk password on the password will
aes_8bit
- VHDL实现128bitAES加密算法 LOW AREA节约成本的实现 DATA FLOW为8bits
des
- DES加密VHDL源代码,包括速度优先与面积优先两种设计
aes_encryption
- aes加密算法的VHDL代码实现,在FPGA芯片上调试过
FPGA-UART
- 用FPGA器件实现UART核心功能的一种方法 串行外设都会用到RS232-C异步串行接口,传统上采用专用的集成电路即UART实现,如TI、EXAR、EPIC的550、452等系列,但是我们一般不需要使用完整的UART的功能,而且对于多串口的设备或需要加密通讯的场合使用UART也不是最合适的。如果设计上用到了FPGA/CPLD器件,那么就可以将所需要的UART功能集成到FPGA内部,本人最近在用XILINX的XCS30做一个设计的时候,就使用VHDL将UADT的核心功能集成了,从而使整个设计更
3des_vhdl
- 3重DES(3DES)加密算法的问答及其VHDL实现。
BasicRSA
- RSA加密算法的VHDL实现,通过实际FPGA验证。
mos_des
- 这是一个用VHDL语言实现了DES加密功能的程序,由于DES加密的模式,解密时需把密要倒置
VHDL_AES_ZigBee
- 用VHDL实现的ZigBee模块控制算法以及AES加密算法,用于Xilinx的FPGA!-With the realization of VHDL ZigBee module control algorithm and AES encryption algorithms for Xilinx FPGA!
vgatutorial13
- 这个主要是用VHDL语言来实现从xilinxFPGA中的RBOM中读取一幅图像,并通过VGA口显示出来,同时还有加密的功能,按不同的按键可以实现图像颜色转换。-The VHDL language is mainly used in the RBOM from a xilinxFPGA to read an image, and displayed through the VGA port, as well as the function of encryption, the keys can b
chengfa
- 可编程器件已有很久的发展历史了,其功能之卓越和成熟已经令当今的电子工程师们赞叹不已,除了它体积小、容量大、I/O口丰富、易编程和加密等优点外,更突出的特点是其芯片的在系统可编程技术。四位乘法器程序,VHDL语言,仿真图形 开发-four process
ebiu_ctl
- VHDL语言编写的外总线控制器,带有aes加密模块-VHDL language external bus controller, with aes encryption module
DES
- 主要是一个DES加密程序,用VHDL语言进行开发实现-no
fsd
- 关于设计加密U盘的VHDL语言的程序及讲解说明,基本很非常有用-U disk encryption on the design process and explain the VHDL descr iption language, the basic is very very useful
aes_core.tar
- 基于FPGA平台的256为AES加密IP核-FPGA-based platform for the AES encryption IP core 256
AES
- 详细描述了AES加密算法的过程及S盒变换,用VHDL语言描述,通俗易懂-AES encryption algorithm is described in detail the process and transform S box, with the VHDL language to describe, easy to understand
10419729vhdl对数
- 进行对数运算的IP核,可以计算以2,10,e为底的对数,最高可输入24bit宽度的数据。 由AHDL语言写成,可在MaxplusII和QuartusII中使用,源代码加密。(The IP kernel that performs logarithmic operations can compute data at the base of 2, 10, and E, with the highest input 24bit width. Written in AHDL language, can